简单讲讲RISC-V跳转指令基于具体场景的实现

背景

RISC-V指令集中,一共有 6 条有条件跳转指令,分别是 beq、bne、blt、bltu、bge、bgeu。如下是它们的定义与接口

= BEQ rs1, rs2, imm

≠ BNE rs1, rs2, imm

< BLT rs1, rs2, imm

≥ BGE rs1, rs2, imm

< unsigned BLTU rs1, rs2, imm

≥ unsigned BGEU rs1, rs2, imm

场景分析

在现代计算密集型任务的芯片架构设计中,SIMD, SIMT体系非常常见,比如我们会先把某个计算任务拆解为一系列的芯片指令,然后分配给芯片的不同core,不同thread来执行这些指令,即同一套指令,多个不同线程执行。但是某些输入数据情况下或者某个指令中只需要其中某个core或thread执行,其它则跳转到另外的分支执行,这时候我们就需要增加跳转指令来实现这个操作。

假设指令A和指令B中间差了offset条指令,我们想要core_id%4=0的core从指令A地方往下顺序执行到指令B,而core_id%4 !=0的core则从指令A直接跳到指令B处再顺序执行剩余指令。这时候我们应该怎么写跳转指令呢?需要考虑下面两个问题:

++1)在哪里加跳转指令?++

当然是在指令A结束后执行跳转指令,如果符合跳转条件,就跳过A,B之间的指令。

++2)怎么加跳转指令?++

跳转指令实际就是判断语句,因为这个场景需要不相等时候跳转,所以用到的是BNE指令。

然后我们需要考虑BNE的指令接口:rs1, rs2, imm。BNE的这3个参数是指如果rs1 != rs2, 则传进来一个imm立即数。imm在这里对应的就是指令A,B之间的偏移指令条数offset。

接下来,根据实际场景,rs1, rs2可以是寄存器的id号,一般芯片设计中会有两种寄存器:GPR(通用寄存器)、CSR(条件状态寄存器)。我们可以通过CSR获得当前运行状态下的core_id号,通过GPR寄存器放置判断的取模数字4。

最后,跳转指令就是这样实现:

(offset在生成指令集时候得到,然后作为立即数传递给BNE指令。实际生成代码时候,可以在指令B开始位置计算一下中间跳转的offset, 然后修改到前面生成的跳转指令参数里)

BNE src1, src2, offset

bash 复制代码
CSR[src1] = core_id,   
GPR[src2] = 4,
inst_set[core_num, inst_len] 表示当前core_id执行到第几条指令, 假设idx指到指令A位置。
翻译如下:

if  CSR[src1]  != GPR[src2]

      inst_set[core_id, idx] =  inst_set[core_id, idx] + offset

示意图如下:

相关推荐
国科安芯2 天前
IAR全面支持国科环宇AS32X系列RISC-V车规MCU
人工智能·单片机·mcu·risc-v
红叶落水2 天前
RISC-V开发 linux下GCC编译自定义指令流程笔记
risc-v
电子科技圈3 天前
智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道
嵌入式硬件·mcu·risc-v
代吗喽6 天前
深入解析 RISC-V 递归函数的栈使用:以阶乘函数为例
risc-v·计算机组成
KGback10 天前
【论文解析】基于开源 Matrix 指令集扩展(矢量点积)的高性能 RISC-V 处理器“香山”(nanhu 版本)的 LLM 加速的研究
fpga开发·risc-v
思尔芯S2C10 天前
What is RISC-V?
fpga开发·soc·risc-v·eda·fpga原型验证·prototyping·verification
百里杨16 天前
RISC-V交叉编译器下载
risc-v·下载·交叉编译器
ERIC-ZI16 天前
[ IDE ] SEGGER Embedded Studio for RISC-V
risc-v
码尔泰21 天前
CISC 和 RISC 架构的对比
架构·risc-v·cisc·risc
RT-Thread物联网操作系统1 个月前
睿赛德科技携手先楫共创RISC-V生态|RT-Thread EtherCAT主从站方案大放异彩
大数据·人工智能·科技·物联网·risc-v