ZYNQ PS端的Cache问题

Zynq Cache问题的解决方法 - Kevin_HeYongyuan - 博客园 (cnblogs.com)

zynq双核AMP实验之cpu1唤醒代码_xil_settlbattributes-CSDN博客

内存与cache一致性问题_ddr cache一致性-CSDN博客

使用Xil_SetTlbAttributes(0xFFFF0000,0x14de2);可以禁用掉0x1F00 0000区域的Cache,

这个操作在双核读取同一片区域来通信的操作中常用。

在向PS端的DDR3写入数据的时候,使用:

void Xil_DCacheDisable(void);

以上是让CPU将直接访问DDR内存,读写都是直接的。这样显然会降低CPU性能,但简化了数据传输操作,属于极端的方法。

Xil_DCacheInvalidateRange

以上是相对柔和的方法,使用CacheFlushCache Invalidate操作,CacheFlush把Cache里的数据清空,将Cache内容推到DDR中;而Cache Invalidate表示当场宣布Cache内容无效,需要从DDR中重新加载数据,即把数据从DDR中拉到Cache中。

相关推荐
FPGA-ADDA17 分钟前
第二篇:Xilinx 7系列FPGA详解——从Spartan到Virtex
fpga开发·fpga·sdr·rfsoc
逐步前行3 小时前
STM32_SysTick_寄存器操作
stm32·嵌入式硬件·fpga开发
良许Linux11 小时前
FPGA的选型和应用
数据库·图像处理·计算机视觉·fpga开发
上班最快乐11 小时前
基于FPGA的APS6404L-3SQR QSPI PSRAM驱动设计(3)
fpga开发
CoderIsArt11 小时前
FPGA实现量子计算机仿真器重要论文
fpga开发·量子计算
上班最快乐13 小时前
基于FPGA的APS6404L-3SQR QSPI PSRAM驱动设计(4)
fpga开发
LCMICRO-133108477461 天前
长芯微LDC64115完全P2P替代AD4115,是一款低功耗、低噪声、24位、Σ-Δ(Σ-Δ)模数转换器(ADC)
stm32·单片机·嵌入式硬件·fpga开发·硬件工程·模数转换器
inquisiter1 天前
plic中断级联设计和使用
fpga开发·riscv
JSMSEMI112 天前
JSM3488E RS‑485/RS‑422 收发器芯片
fpga开发
学习永无止境@2 天前
Vivado FPGA程序压缩
fpga开发