通信原理板块——利用香农公式对连续信道的信道容量计算

微信公众号上线,搜索公众号小灰灰的FPGA ,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

利用香农公式对连续信道的信道容量计算

根据香农公式,高斯白噪声背景下的连续信道的容量为

Ct=B×log2[(1+(S/N))]=B×log2[(1+(S/(n0×B)))]

B为信道带宽,单位Hz

S为信号功率,单位W

n0为噪声单边功率谱密度,单位为(W/Hz)

N=n0×B为噪声功率,单位W

S/N为信噪比,单位dB

注意:当信道容量C≥信源的信息速率Rb时,即C≥Rb,则理论上可实现无误差传输。

香农公式的重要结论

①连续信道容量C受带宽B和信噪比S/N

②提高信噪比S/N,可增大信道容量C

③若n0→0,则C→∞,说明无扰信道的信道容量为无穷大

④若S→∞,则C→∞,说明当信号功率不受限时,信道容量为无穷大

⑤当B→∞,则C→1.44(S/n0)

⑥若信源的信息速率Rb≤C,则理论上可实现无误差传输

信噪比SNR用分贝(dB)表示,信噪比的计算公式

SNR=10×lg(S/N)

例题一:

彩色电视图像信号,每秒25帧,每帧有1024 × 768个像素,每像素三个色彩强度分别量化成64个量化级,该信号经压缩比为8:1的图像压缩编码器。另有128kb/s×2的立体声信号。求:

①该数字电视信号的总速率;

②若信道信噪比为30dB,传输该数字信号所需的频带宽度;

③若信道带宽为8MHz,所需要的信噪比;

④在(3)的条件下,若采用MQAM调制传输该信号,需要的最小进制数M。

解析:

①每个像素的信息量:I(像素)

=-log2[(1/64)×(1/64)×(1/64)]

=18(bit)

压缩后每秒图像的信息量:I

=1/8×1024×768×18

=1769472(bit)

图像信号的速率:Rb

=25×I=44236800(bit/s)

数字电视信号的总速率(图像信号和立体声信号总和):R

=44236800+128000×2(bit/s)

=44492800(bit/s)

②由香农公式可得

Ct=B×log2[(1+(S/N))]

其中C≥R,S/N=30dB

B≥4463910Hz

③由香农公式可得

Ct=B×log2[(1+(S/N))]

B=8M,Ct=Rb

信噪比S/N=46.23

SNR=10×lg(S/N)≈16.6dB

④MQAM调制为M进制数

Rb=RB×log2(M)

RB≤8000000

Rb/(log2(M))≤8000000

M≥47.23

M最小为64进制

例题二:

某电视信号每帧有1024×540个像素,每个像素有3个色彩强度和1个亮度参数,它们各有8级,每秒有25帧。信道信噪比为30dB。试求:

①电视信号的信息速率;

②传输该信号所需要的带宽;

③若信道带宽限制在8MHz,所需的信噪比。

解析:

①每个像素的信息量:I(像素)

=-log2[(1/8)×(1/8)×(1/8)×(1/8)]

=12(bit)

每秒图像的信息量:I

=1024×540×12

=6635520(bit)

电视信号的信息速率:Rb

=25×I=165888000(bit/s)

②由香农公式可得

Ct=B×log2[(1+(S/N))]

其中C≥R

SNR=10×lg(S/N)=30dB

S/N=10^3

B≥16643346Hz

③由香农公式可得

Ct=B×log2[(1+(S/N))]

B=8M,Ct=Rb

信噪比S/N=1746456

SNR=10×lg(S/N)≈62dB

例题三:

已知黑白电视图像信号每帧有32万个像素,每个像素有16个电平,各电平独立地以等概率出现,图像每秒发送25帧。若接收信噪比为40dB。

①试求所需传输带宽。

②若带宽加倍,则需要的信噪比是多少dB。

解析:

①每个像素的信息量:I(像素)

=-log2[(1/16)×(1/16)]

=8(bit)

每秒图像的信息量:I

=320000×8

=2560000(bit)

电视信号的信息速率:Rb

=25×I=64000000(bit/s)

由香农公式可得

Ct=B×log2[(1+(S/N))]

其中C≥R,SNR=40dB

SNR=10×lg(S/N)

S/N=10^4

B≥4816428Hz

②B带宽加倍

B×log2[(1+10^4)]=2×B×log2[(1+(S/N))]

S/N=99

SNR=10×lg(S/N)

SNR≈20dB

相关推荐
望森FPGA4 小时前
HDLBits中文版,标准参考答案 |2.5 More Verilog Features | 更多Verilog 要点
学习·fpga开发
望森FPGA7 小时前
HDLBits中文版,标准参考答案 |3.1.1 Basic Gates | 基本门电路
学习·fpga开发
IM_DALLA18 小时前
【Verilog学习日常】—牛客网刷题—Verilog进阶挑战—VL25
学习·fpga开发·verilog学习
辣个蓝人QEX18 小时前
【FPGA开发】Modelsim如何给信号分组
fpga开发·modelsim·zynq
li星野1 天前
ZYNQ:点亮LED灯
fpga开发·zynq·7010
9527华安1 天前
FPGA实现PCIE视频采集转HDMI输出,基于XDMA中断架构,提供3套工程源码和技术支持
fpga开发·音视频·pcie·xdma·ov5640·hdmi
乌恩大侠1 天前
【Xcode Command Line Tools】安装指南
macos·fpga开发·c
apple_ttt1 天前
从零开始讲PCIe(9)——PCIe总线体系结构
fpga开发·fpga·pcie
Little Tian1 天前
信号用wire类型还是reg类型定义
fpga开发
apple_ttt2 天前
从零开始讲PCIe(6)——PCI-X概述
fpga开发·fpga·pcie