uart控制led与beep

仲裁模块代码:

复制代码
// 外设控制模块,根据uart接收到的数据,控制led与beep的标志信号。
module  arbit(
    input       wire                sys_clk     ,
    input       wire                sys_rst_n   ,
    input       wire                pi_flag     ,
    input       wire    [7:0]       pi_data     ,

    output      reg                 led_flag    ,
    output      reg                 beep_flag   
);
    parameter   LED_NUM  = 8'h11 ,
                BEEP_NUM = 8'h22 ;
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            led_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == LED_NUM))
            led_flag <= 1'b1 ;
        else 
            led_flag <= 1'b0 ;
    end
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            beep_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == BEEP_NUM))
            beep_flag <= 1'b1 ;
        else 
            beep_flag <= 1'b0 ;
    end
endmodule
相关推荐
Joshua-a11 小时前
Quartus命令行烧录FPGA
fpga开发
FPGA_无线通信14 小时前
OFDM FFT 时频域转换
fpga开发
XINVRY-FPGA15 小时前
EP4CE30F23I7N Altera Cyclone IV E SRAM FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·信息与通信·信号处理·fpga
1560820721916 小时前
FPGA(采用RGMII接口)逻辑实现千兆网TCP/IP协议栈调试记录
网络协议·tcp/ip·fpga开发
9527华安16 小时前
FPGA纯verilog实现JESD204B协议,基于AD9250数据接收,提供3套工程源码和技术支持
fpga开发·jesd204b·ad9250
FPGA_无线通信17 小时前
OFDM 精频偏补偿
算法·fpga开发
我爱C编程19 小时前
【仿真测试】基于FPGA的完整16QAM软解调链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·软解调·帧同步·维特比译码·频偏估计·定时点提取
高速上的乌龟19 小时前
Lattice LFCPNX-100 Fpga开发+源码:基于spi协议的flash驱动控制
fpga开发
ehiway21 小时前
中科亿海微SoM模组——FPGA高速信号采集解决方案
fpga开发
tiantianuser1 天前
RDMA设计13:融合以太网协议栈设计2
fpga开发·rdma·高速传输·cmac·roce v2