uart控制led与beep

仲裁模块代码:

复制代码
// 外设控制模块,根据uart接收到的数据,控制led与beep的标志信号。
module  arbit(
    input       wire                sys_clk     ,
    input       wire                sys_rst_n   ,
    input       wire                pi_flag     ,
    input       wire    [7:0]       pi_data     ,

    output      reg                 led_flag    ,
    output      reg                 beep_flag   
);
    parameter   LED_NUM  = 8'h11 ,
                BEEP_NUM = 8'h22 ;
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            led_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == LED_NUM))
            led_flag <= 1'b1 ;
        else 
            led_flag <= 1'b0 ;
    end
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            beep_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == BEEP_NUM))
            beep_flag <= 1'b1 ;
        else 
            beep_flag <= 1'b0 ;
    end
endmodule
相关推荐
集芯微电科技有限公司1 小时前
替代HT6310/KP3310离线式AC-DC无感线性稳压器
数据结构·人工智能·单片机·嵌入式硬件·fpga开发
minglie12 小时前
Zynq上UART/IIC/SPI的24个实验-第0课:目录
fpga开发
FPGA小c鸡3 小时前
FPGA摄像头到屏幕完整链路:从OV5640采集到HDMI实时显示(附完整工程代码)
fpga开发
dai89101111 小时前
使用紫光同创FPGA实现HSSTLP IP支持的线速率
fpga开发
s090713612 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南
fpga开发·xilinx·lvds
Joshua-a21 小时前
FPGA基于计数器的分频器时序违例的解决方法
嵌入式硬件·fpga开发·fpga
尤老师FPGA1 天前
LVDS系列38:Xilinx 7系 AD9253 LVDS接口设计仿真(五)
fpga开发
史蒂芬_丁1 天前
PG分频_CLB
fpga开发
博览鸿蒙1 天前
嵌入式是否如传说中那么简单?
fpga开发
Aaron15881 天前
全频段SDR干扰源模块设计
人工智能·嵌入式硬件·算法·fpga开发·硬件架构·信息与通信·基带工程