uart控制led与beep

仲裁模块代码:

// 外设控制模块,根据uart接收到的数据,控制led与beep的标志信号。
module  arbit(
    input       wire                sys_clk     ,
    input       wire                sys_rst_n   ,
    input       wire                pi_flag     ,
    input       wire    [7:0]       pi_data     ,

    output      reg                 led_flag    ,
    output      reg                 beep_flag   
);
    parameter   LED_NUM  = 8'h11 ,
                BEEP_NUM = 8'h22 ;
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            led_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == LED_NUM))
            led_flag <= 1'b1 ;
        else 
            led_flag <= 1'b0 ;
    end
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            beep_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == BEEP_NUM))
            beep_flag <= 1'b1 ;
        else 
            beep_flag <= 1'b0 ;
    end
endmodule
相关推荐
萨文 摩尔杰1 天前
FPGA开发时序图绘制
fpga开发
szxinmai主板定制专家2 天前
基于全志T527+FPGA全国产异步LED显示屏控制卡/屏幕拼接解决方案
大数据·运维·人工智能·fpga开发·边缘计算
FPGA狂飙2 天前
快速傅里叶变换(FFT):从数学公式到5G信号,揭开数字世界的“频率密码”
fpga开发·信号处理·verilog·fpga·vivado
超能力MAX2 天前
TMDS视频编解码算法
fpga开发·音视频
HHUCESTA2 天前
FPGA 常用的片上缓存方式
缓存·fpga开发
szxinmai主板定制专家2 天前
基于全志T536+FPGA+AI的智能服务机器人解决方案
大数据·运维·人工智能·fpga开发·机器人·边缘计算
mmmmmlovely3 天前
关于FPGA的代码书写错误引起的时序问题
fpga开发
番茄灭世神3 天前
6层高速PCB设计入门第1~10讲
fpga开发
waicsdn_haha3 天前
Eclipse IDE 2025-03 最新版安装教程(官方下载+环境配置详解)
java·linux·开发语言·ide·windows·fpga开发·eclipse
Terasic友晶科技3 天前
第30篇 基于ARM A9处理器用C语言实现中断<六>
c语言·fpga开发·中断