uart控制led与beep

仲裁模块代码:

复制代码
// 外设控制模块,根据uart接收到的数据,控制led与beep的标志信号。
module  arbit(
    input       wire                sys_clk     ,
    input       wire                sys_rst_n   ,
    input       wire                pi_flag     ,
    input       wire    [7:0]       pi_data     ,

    output      reg                 led_flag    ,
    output      reg                 beep_flag   
);
    parameter   LED_NUM  = 8'h11 ,
                BEEP_NUM = 8'h22 ;
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            led_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == LED_NUM))
            led_flag <= 1'b1 ;
        else 
            led_flag <= 1'b0 ;
    end
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(~sys_rst_n) 
            beep_flag <= 1'b0 ;
        else if(pi_flag && (pi_data == BEEP_NUM))
            beep_flag <= 1'b1 ;
        else 
            beep_flag <= 1'b0 ;
    end
endmodule
相关推荐
风_峰1 小时前
PuTTY软件访问ZYNQ板卡的Linux系统
linux·服务器·嵌入式硬件·fpga开发
电子凉冰13 小时前
FPGA入门-状态机
fpga开发
Aczone2814 小时前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发
晓晓暮雨潇潇17 小时前
Serdes专题(1)Serdes综述
fpga开发·serdes·diamond·latticeecp3
XINVRY-FPGA18 小时前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
嵌入式-老费1 天前
Zynq开发实践(FPGA之第一个vivado工程)
fpga开发
贝塔实验室1 天前
两种常用的抗单粒子翻转动态刷新方法
论文阅读·经验分享·笔记·科技·学习·程序人生·fpga开发
minglie12 天前
zynq arm全局计时器和私有定时器
fpga开发
章咸鱼121382 天前
nios simple soket tcp在面对arp洪流时崩溃的处理
fpga开发·tcp
望获linux2 天前
望获实时Linux:亚微秒级时间控制
linux·运维·服务器·计算机·fpga开发·嵌入式软件·飞腾