【INTEL(ALTERA)】 quartus使用Nios® V 处理器系统仿真失败,没有打印输出消息

说明

在 Synopsys* VCS* 和 VCS* MX 仿真器中模拟由以下位置生成的 Nios® V 处理器系统时,可能会出现该问题:

  • 英特尔® Quartus® Prime Pro Edition 软件版本 23.1 至 23.4,或

  • 英特尔® Quartus® Prime Standard Edition 软件版本 23.1std

这是由于模拟器中的 X 传播支持。


解决方法

要解决此问题,请执行以下步骤

关闭 处理器内核上的 X 传播功能

  1. Platform Designer 生成 测试台系统

  2. 导航到 Synopsys* 模拟器目录。

    • $ cd <Project>/sys_tb/sys_tb/sim/synopsys
  3. -xprop=xpropconfig 附加至 vcs 或 vcsmx 文件夹内的 shell 脚本中。

例如:

  • USER_DEFINED_ELAB_OPTIONS="-xprop=xpropconfig"
  1. 在 vcs 或 vcsmx 文件夹 (在 shell 脚本旁边)中创建一个名为 xpropconfig 的文件

  2. 以下文本复制到 xpropconfig 中,并更改处理器实体名称。

tree {<Nios V 处理器 HDL 实体名称>} {xpropOff};

  1. 运行 模拟器

此问题当前计划英特尔® Quartus® Prime Pro Edition 软件版本 24.1 及更高版本中解决。

相关推荐
海涛高软11 小时前
FPGA同步复位和异步复位
fpga开发
FakeOccupational18 小时前
fpga系列 HDL:verilog 常见错误与注意事项 quartus13 bug 初始失效 reg *** = 1;
fpga开发·bug
zxfeng~1 天前
AG32 FPGA 的 Block RAM 资源:M9K 使用
fpga开发·ag32
whik11941 天前
FPGA 开发工作需求明确:关键要点与实践方法
fpga开发
whik11941 天前
FPGA开发中的团队协作:构建高效协同的关键路径
fpga开发
南棱笑笑生1 天前
20250117在Ubuntu20.04.6下使用灵思FPGA的刷机工具efinity刷机
fpga开发
我爱C编程1 天前
基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性能影响
fpga开发·verilog·锁相环·bpsk·costas环
移知2 天前
备战春招—数字IC、FPGA笔试题(2)
fpga开发·数字ic
楠了个难2 天前
以太网实战AD采集上传上位机——FPGA学习笔记27
笔记·学习·fpga开发
博览鸿蒙2 天前
FPGA工程师有哪些?(设计、验证与应用)
fpga开发