在modelsim中查看断言

方法一:单纯的modelsim环境

(1)编译verilog代码时按照system verilog进行编译

vlog -sv abc.v 或者使用通配符编译所有的.v或者.sv文件 ( vlog -sv *.sv *.v)

(2)仿真命令加一个-assertdebug

复制代码
vsim -assertdebug -novopt testbench(testbench是顶层激励模块名)

(3)如果想看断言成功与否的分析,使用打开断言窗口的命令

view assertions

断言显示结果如下:

(4)通过report查看assertations

在assertions界面右键选中需要查看的assertion,选择report,即可查看断言失败数量、断言成功数量

方法二:vivado+modelsim环境

(1)搭建好vivado+modelsim 的联合仿真环境;

(2)在vivado中运行仿真后,自动启动modelsim,在modelsim命令行窗口自动弹出如下命令:

复制代码
vsim -voptargs=""+acc"" -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -lib xil_defaultlib xil_defaultlib.simple_seq xil_defaultlib.glbl 

将上述命令的-voptargs=""+acc""删除,替换为-assertdebug -novopt ,完整的命令如下:

复制代码
vsim -assertdebug -novopt -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -lib xil_defaultlib xil_defaultlib.simple_seq xil_defaultlib.glbl 
相关推荐
search730 分钟前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA5 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者6 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky6 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星14 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星18 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4