在modelsim中查看断言

方法一:单纯的modelsim环境

(1)编译verilog代码时按照system verilog进行编译

vlog -sv abc.v 或者使用通配符编译所有的.v或者.sv文件 ( vlog -sv *.sv *.v)

(2)仿真命令加一个-assertdebug

复制代码
vsim -assertdebug -novopt testbench(testbench是顶层激励模块名)

(3)如果想看断言成功与否的分析,使用打开断言窗口的命令

view assertions

断言显示结果如下:

(4)通过report查看assertations

在assertions界面右键选中需要查看的assertion,选择report,即可查看断言失败数量、断言成功数量

方法二:vivado+modelsim环境

(1)搭建好vivado+modelsim 的联合仿真环境;

(2)在vivado中运行仿真后,自动启动modelsim,在modelsim命令行窗口自动弹出如下命令:

复制代码
vsim -voptargs=""+acc"" -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -lib xil_defaultlib xil_defaultlib.simple_seq xil_defaultlib.glbl 

将上述命令的-voptargs=""+acc""删除,替换为-assertdebug -novopt ,完整的命令如下:

复制代码
vsim -assertdebug -novopt -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -lib xil_defaultlib xil_defaultlib.simple_seq xil_defaultlib.glbl 
相关推荐
千宇宙航5 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第九课——图像插值的FPGA实现
图像处理·计算机视觉·缓存·fpga开发
尤老师FPGA6 小时前
LVDS系列20:Xilinx 7系ISERDESE2原语(一)
fpga开发
XINVRY-FPGA1 天前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga
forgeda1 天前
如何将FPGA设计的验证效率提升1000倍以上(3)
fpga开发·在线调试·硬件断点
千宇宙航2 天前
闲庭信步使用图像验证平台加速FPGA的开发:第六课——测试图案的FPGA实现
图像处理·计算机视觉·fpga开发
顾北川_野2 天前
Android ttyS2无法打开该如何配置 + ttyS0和ttyS1可以
android·fpga开发
霖002 天前
C++学习笔记三
运维·开发语言·c++·笔记·学习·fpga开发
千宇宙航2 天前
闲庭信步使用图像验证平台加速FPGA的开发:第七课——获取RAW图像
图像处理·计算机视觉·fpga开发
hahaha60162 天前
xilinx fpga芯片的结温
fpga开发
北城笑笑2 天前
FPGA 47 ,MIG 内存接口生成器深度解析( FPGA 中的 MIG 技术 )
fpga开发·fpga