「Verilog学习笔记」时钟切换

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

复制代码
`timescale 1ns/1ns

module huawei6(
	input wire clk0  ,
	input wire clk1  ,
	input wire rst  ,
	input wire sel ,
	output reg clk_out
);
//*************code***********//
	reg q0, q1 ;

	always @ (negedge clk0 or negedge rst) 
		if (!rst) q0 <= 0 ;
		else q0 <= ~sel & ~q1 ; 
	
	always @ (negedge clk1 or negedge rst) 
		if (!rst) q1 <= 0 ; 
		else q1 <= sel & ~q0 ; 
	
	always @ (*) 
		if (!rst) clk_out <= 0 ; 
		else clk_out = (q0 & clk0) | (q1 & clk1) ;

//*************code***********//
endmodule
相关推荐
巴伦是只猫5 分钟前
【机器学习笔记 Ⅲ】4 特征选择
人工智能·笔记·机器学习
不爱说话的采儿26 分钟前
UE5详细保姆教程(第四章)
笔记·ue5·游戏引擎·课程设计
weixin_4188138734 分钟前
Python-可视化学习笔记
笔记·python·学习
Haoea!37 分钟前
Flink-05学习 接上节,将FlinkJedisPoolConfig 从Kafka写入Redis
学习·flink·kafka
Vic101011 小时前
Java 开发笔记:多线程查询逻辑的抽象与优化
java·服务器·笔记
笑鸿的学习笔记1 小时前
qt-C++笔记之setCentralWidget的使用
c++·笔记·qt
丁满与彭彭2 小时前
嵌入式学习笔记-MCU阶段-DAY01
笔记·单片机·学习
呼啦啦--隔壁老王2 小时前
dexopt学习待整理
学习
无限远的弧光灯3 小时前
c语言学习_函数递归
c语言·开发语言·学习
海海不掉头发3 小时前
【计算机组成原理】-CPU章节学习篇—笔记随笔
笔记·单片机·学习·考研·计算机组成原理