Vivado link synplify edf 和 xilinx ip或者原语

摘要:Vivado link synplify edf 和 xilinx ip或者原语

如果只有ip的话:

read_edif ./XX.edif

添加IP

link_design -top XX -part XX

write_checkpoint linked.dcp

-part指的是FPGA 器件

-top指的是顶层的名字,乱填会报错

read_edif需要指定edf的路径

如果既有ip,又有原语的话:

先在原语上包一层wrapper,生成dcp

read_edif ./XX.edif

添加IP

link_design -top XX -part XX

read_checkpoint -cell XX ./XX_ooc.dcp

write_checkpoint linked.dcp

read_edif导入顶层edf

-cell 指的是top下例化instance的绝对路径

查看xilinx回复:

AMD Customer Community

参考文章:

AMD Customer Community

相关推荐
ChipCamp13 小时前
Chisel芯片开发入门系列 -- 18. CPU芯片开发和解释8(流水线架构的代码级理解)
开发语言·青少年编程·fpga开发·scala·dsp开发·risc-v·chisel
I'm a winner18 小时前
基于 Ubuntu 的 Linux 系统中 Vivado 2020.1 下载安装教程
linux·ubuntu·fpga开发
9527华安19 小时前
FPGA实现Aurora 8B10B数据回环传输,基于GTP高速收发器,提供6套工程源码和技术支持
fpga开发·aurora·gtp·高速收发器·sfp·8b10b
秋风战士21 小时前
通信算法之298: verilog语法generate和for介绍
fpga开发
hi941 天前
HBM Basic(VCU128)
fpga开发·hbm·高带宽内存
ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA多通道超声信号采集与传输系统设计
linux·人工智能·fpga开发·rk3588·rk3568·codesys
Origin-VI1 天前
ZYNQ-按键消抖
fpga开发
风已经起了1 天前
FPGA学习笔记——简单的乒乓缓存(RAM)
笔记·学习·fpga开发
小眼睛FPGA2 天前
【盘古100Pro+开发板实验例程】FPGA学习 | 基于 UDP 的以太网传输实验例程
科技·单片机·学习·ai·fpga开发·fpga
cjie2212 天前
Verilog与SytemVerilog差别
fpga开发