Vivado link synplify edf 和 xilinx ip或者原语

摘要:Vivado link synplify edf 和 xilinx ip或者原语

如果只有ip的话:

read_edif ./XX.edif

添加IP

link_design -top XX -part XX

write_checkpoint linked.dcp

-part指的是FPGA 器件

-top指的是顶层的名字,乱填会报错

read_edif需要指定edf的路径

如果既有ip,又有原语的话:

先在原语上包一层wrapper,生成dcp

read_edif ./XX.edif

添加IP

link_design -top XX -part XX

read_checkpoint -cell XX ./XX_ooc.dcp

write_checkpoint linked.dcp

read_edif导入顶层edf

-cell 指的是top下例化instance的绝对路径

查看xilinx回复:

AMD Customer Community

参考文章:

AMD Customer Community

相关推荐
FakeOccupational3 小时前
fpga系列 HDL : Microchip FPGA开发软件 Libero 中导出和导入引脚约束配置
fpga开发
贝塔实验室6 小时前
LDPC 码的构造方法
算法·fpga开发·硬件工程·动态规划·信息与通信·信号处理·基带工程
Moonnnn.10 小时前
【FPGA】时序逻辑计数器——仿真验证
fpga开发
三贝勒文子11 小时前
Synopsys 逻辑综合之 ICG
fpga开发·eda·synopsys·时序综合
byte轻骑兵11 小时前
【驱动设计的硬件基础】CPLD和FPGA
fpga开发·cpld
dadaobusi11 小时前
看到一段SVA代码,让AI解释了一下
单片机·嵌入式硬件·fpga开发
G2突破手25911 小时前
FMC、FMC+ 详解
fpga开发
fpga和matlab11 小时前
FPGA时序约束分析4——Reg2Reg路径的建立时间与保持时间分析
fpga开发·reg2reg·建立时间·保持时间
高沉11 小时前
2025华为海思数字IC面经
华为·fpga开发
伊宇韵11 小时前
FPGA - GTX收发器-K码 以及 IBERT IP核使用
fpga开发