xilinx平台如何确认EMIO GPIO序号

  1. 如何确认EMIO 对应哪个GPIO

步骤1:

确认原理图中LCD_RESET对应的引脚

步骤2:

vivado工程文件中找到管脚约束文件XDC,在xdc文件中找到A3引脚对应的变量O_LCD_RESET

步骤3:

在.v源码文件中找到变量O_LCD_RESET定义的地方

MIO GPIO 序号是0-53,所以EMIO GPIO 基础序号是54,W_o_lcd[0]中的0代表EMIO GPIO的序号,所以LCD_RESET的GPIO序号即为54+0.

将该值应用到PS侧的设备树中,如下所示:

reset-gpios = <&gpio0 54 1>;

相关推荐
3有青年3 小时前
nios ii 中 ‘ALT_CPU_FREQ‘ could not be resolved的分析和解决办法
c语言·fpga开发
GateWorld9 小时前
握手协议在I2C中的应用
fpga开发·cdc·握手协议·i2c协议
FPGA小c鸡10 小时前
FPGA通信基带算法完全指南:从理论到实战的DSP加速方案
算法·fpga开发
博览鸿蒙13 小时前
2026 年 FPGA 行业现状:回归工程价值,进入稳定增长阶段
fpga开发
XINVRY-FPGA15 小时前
XCZU47DR-2FFVE1156I XilinxFPGA Zynq UltraScale+ RFSoC
嵌入式硬件·fpga开发·云计算·硬件工程·射频工程·fpga
hfut028816 小时前
systemverilog interface总结
fpga开发
tiantianuser16 小时前
RDMA设计33:RoCE v2 接收模块
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙1 天前
FPGA 开发软件学习笔记分享(内含安装与环境配置)
笔记·学习·fpga开发
希言自然也2 天前
赛灵思KU系列FPGA的ICAPE3原语和MultiBoot功能
fpga开发
Flamingˢ2 天前
FPGA实战:基于Verilog的数码管动态扫描驱动设计与仿真验证
fpga开发