xilinx平台如何确认EMIO GPIO序号

  1. 如何确认EMIO 对应哪个GPIO

步骤1:

确认原理图中LCD_RESET对应的引脚

步骤2:

vivado工程文件中找到管脚约束文件XDC,在xdc文件中找到A3引脚对应的变量O_LCD_RESET

步骤3:

在.v源码文件中找到变量O_LCD_RESET定义的地方

MIO GPIO 序号是0-53,所以EMIO GPIO 基础序号是54,W_o_lcd[0]中的0代表EMIO GPIO的序号,所以LCD_RESET的GPIO序号即为54+0.

将该值应用到PS侧的设备树中,如下所示:

reset-gpios = <&gpio0 54 1>;

相关推荐
minglie14 分钟前
c和hdl对偶关系
fpga开发
verse_armour2 小时前
【FPGA】在PYNQ开发板上搭建卷积神经网络实现交通标志识别
fpga开发
Aaron158821 小时前
RFSOC+VU13P/VU9P+GPU通用一体化硬件平台
人工智能·算法·fpga开发·硬件架构·硬件工程·信息与通信·基带工程
XINVRY-FPGA1 天前
XC7VX485T-2FFG1157I Xilinx Virtex-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·fpga
鄙人菜鸡1 天前
Xilinx IP Aurora 8B/10B 多级光纤串联复位时序
fpga开发
是大强1 天前
数字 IC 设计
fpga开发
十年一梦实验室1 天前
【Gemini+Claude】根据(工业级智能3D相机)系统描述创建软硬件架构图、爆炸图 +多线程主程序、主循环
数码相机·fpga开发
tiantianuser1 天前
RDMA设计63:怎么进行网络嗅探功能测试
网络·fpga开发·rdma·高速传输·cmac·roce v2
Risehuxyc1 天前
Verilog语言的标准发展历程及核心要点
fpga开发
maverick_1112 天前
【FPGA】关于两个数相加的“坑”
c语言·matlab·fpga开发