xilinx平台如何确认EMIO GPIO序号

  1. 如何确认EMIO 对应哪个GPIO

步骤1:

确认原理图中LCD_RESET对应的引脚

步骤2:

vivado工程文件中找到管脚约束文件XDC,在xdc文件中找到A3引脚对应的变量O_LCD_RESET

步骤3:

在.v源码文件中找到变量O_LCD_RESET定义的地方

MIO GPIO 序号是0-53,所以EMIO GPIO 基础序号是54,W_o_lcd[0]中的0代表EMIO GPIO的序号,所以LCD_RESET的GPIO序号即为54+0.

将该值应用到PS侧的设备树中,如下所示:

reset-gpios = <&gpio0 54 1>;

相关推荐
小眼睛FPGA2 小时前
【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程1-基于紫光FPGA 的LED 流水灯
fpga开发
不会武功的火柴2 小时前
SystemVerilog语法(8)-有限状态机(FSM)
嵌入式硬件·fpga开发·自动化·ic验证·rtl·uvm方法学
Kent Gu4 小时前
Lattice FPGA选型
fpga开发
Terasic友晶科技7 小时前
答疑解惑|为DE25-Nano开发板配置Linux kernel时.config文件没有起作用是什么原因?
linux·服务器·fpga开发·linux kernel·de25-nano
8K超高清9 小时前
CCBN展会多图回顾
人工智能·算法·fpga开发·接口隔离原则·智能硬件
小眼睛FPGA10 小时前
【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程5-DDR3 读写实验例程
fpga开发
unicrom_深圳市由你创科技10 小时前
如何做FPGA的功耗优化?动态功耗管理怎么实现?
fpga开发
不会武功的火柴10 小时前
SystemVerilog语法(9)-验证基础与简单Testbench
嵌入式硬件·fpga开发·fpga·systemverilog·硬件描述语言·rtl·uvm验证
kaizq11 小时前
MuleRun助力MakerChip-FPGA在线编程模拟仿真操练
fpga开发·verilog·龙虾机器人·mulerun·makerchip·在线模拟仿真
c-u-r-ry3011 小时前
vivado处理硬件设计差分对布线极性翻转的问题
经验分享·fpga开发