xilinx平台如何确认EMIO GPIO序号

  1. 如何确认EMIO 对应哪个GPIO

步骤1:

确认原理图中LCD_RESET对应的引脚

步骤2:

vivado工程文件中找到管脚约束文件XDC,在xdc文件中找到A3引脚对应的变量O_LCD_RESET

步骤3:

在.v源码文件中找到变量O_LCD_RESET定义的地方

MIO GPIO 序号是0-53,所以EMIO GPIO 基础序号是54,W_o_lcd[0]中的0代表EMIO GPIO的序号,所以LCD_RESET的GPIO序号即为54+0.

将该值应用到PS侧的设备树中,如下所示:

reset-gpios = <&gpio0 54 1>;

相关推荐
FPGA_无线通信14 小时前
AD9361 IQ接口框架搭建
fpga开发
chinxue200817 小时前
VSCODE使用vivado
ide·vscode·fpga开发·编辑器
m0_5557629020 小时前
FPGA比特流(Bitstream)深度解析
fpga开发
Aaron15881 天前
AD9084和Versal RF系列具体应用案例对比分析
嵌入式硬件·算法·fpga开发·硬件架构·硬件工程·信号处理·基带工程
FPGA小迷弟1 天前
modelsim使用教程,仿真技巧,精华帖
fpga开发·verilog·fpga·modelsim
华舞灵瞳1 天前
学习FPGA(八)快速傅里叶变换
学习·fpga开发
stars-he2 天前
FPGA学习笔记(7)以太网UDP数据报文发送电路设计(一)
笔记·网络协议·学习·fpga开发·udp
扮作大侠2 天前
2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status
fpga开发
碎碎思2 天前
从 JTAG 启动 Zynq-7000 嵌入式 Linux:使用 XSCT 全流程教程
linux·运维·服务器·fpga开发
minglie12 天前
Tang-Nano-1K的rPLL
fpga开发