xilinx平台如何确认EMIO GPIO序号

  1. 如何确认EMIO 对应哪个GPIO

步骤1:

确认原理图中LCD_RESET对应的引脚

步骤2:

vivado工程文件中找到管脚约束文件XDC,在xdc文件中找到A3引脚对应的变量O_LCD_RESET

步骤3:

在.v源码文件中找到变量O_LCD_RESET定义的地方

MIO GPIO 序号是0-53,所以EMIO GPIO 基础序号是54,W_o_lcd0中的0代表EMIO GPIO的序号,所以LCD_RESET的GPIO序号即为54+0.

将该值应用到PS侧的设备树中,如下所示:

reset-gpios = <&gpio0 54 1>;

相关推荐
zlinear数据采集卡4 小时前
从0到1硬核拆解:工业级数据采集卡的隔离设计与Modbus通信实战
arm开发·单片机·嵌入式硬件·fpga开发·开源
FakeOccupational9 小时前
fpga系列 HDL:Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析
fpga开发
FPGA技术联盟16 小时前
如何在跨时钟域分析中处理好复位信号?
fpga开发
国科安芯16 小时前
基于ASM1042S2S的箭载通信网络抗辐射加固方案研究
服务器·网络·嵌入式硬件·fpga开发·架构·信号处理
YYRAN_ZZU2 天前
Lattice 自定义IP业务逻辑核
嵌入式硬件·fpga开发
FPGA小徐2 天前
FPGA FIFO一篇完整解释
fpga开发
I'm a winner2 天前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发
国科安芯2 天前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析
单片机·嵌入式硬件·fpga开发·安全性测试
techdashen4 天前
从网络栈继续往下:micro:bit、2.4GHz、调制方式,以及一个不太靠谱但很有趣的想法
网络·fpga开发