xilinx平台如何确认EMIO GPIO序号

  1. 如何确认EMIO 对应哪个GPIO

步骤1:

确认原理图中LCD_RESET对应的引脚

步骤2:

vivado工程文件中找到管脚约束文件XDC,在xdc文件中找到A3引脚对应的变量O_LCD_RESET

步骤3:

在.v源码文件中找到变量O_LCD_RESET定义的地方

MIO GPIO 序号是0-53,所以EMIO GPIO 基础序号是54,W_o_lcd0中的0代表EMIO GPIO的序号,所以LCD_RESET的GPIO序号即为54+0.

将该值应用到PS侧的设备树中,如下所示:

reset-gpios = <&gpio0 54 1>;

相关推荐
HUSTCH20217 小时前
FPGA中的LUT和DSP
fpga开发
Riwuarua11 小时前
从近似0基础开始FPGA开发 -- part.4 FPGA-PS(MicroBlaze)
fpga开发
zlinear数据采集卡17 小时前
FRAM铁电存储器原理深度解析:D223校准参数的“永久保险箱“
arm开发·人工智能·stm32·单片机·fpga开发·开源
明德扬1 天前
Quartus Prime Pro 26.1 更新了什么?Arria 10 FPGA 工程升级与迁移注意事项
fpga开发
9527华安2 天前
Xilinx Zynq7000系列FPGA纯verilog图像缩放,串口上位机动态调整缩放分辨率,提供4套工程源码和技术支持
fpga开发·图像缩放·zynq7000
Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.3 ila与debug
fpga开发
松小白song2 天前
FPGA架构解密:为何要用750kHz低频时钟驱动二级缓存?
fpga开发
Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.2 仿真
fpga开发
unicrom_深圳市由你创科技3 天前
国产FPGA的芯片选型应该考虑哪些因素?
fpga开发
明德扬3 天前
高速采集选 Direct RF 还是外置 ADC/FMC?从采样率、JESD204B 和开发周期对比
fpga开发·fpga