Cortex-M内核&芯片
Cortex-M内核以及调试系统由ARM公司设计，并授权给芯片制造厂商。
由芯片制造商设计开发芯片。
MCU厂商，经ARM公司授权，添加不同的外设=各种xx32芯片
F1系统架构
4个主动单元+4个被动单元
- Cortex-M3内核 DCode总线（D-Bus）
- Cortex-M3内核 系统总线（S-Bus）
- 通用DMA1
- 通用DMA2
- 内部FLASH
- 内部SRAM
- FSMC
- AHB到APB的桥，它连接的所有APB外设
主动单元可以主动发起通信或指令，但被动单元不能。
AHB：高级高性能总线，APB：高级外围总线
F1系统架构图
ICode总线直接连接Flash接口，不需要经过总线矩阵。
总线时钟频率：
- AHB：72MHz
- APB1：36MHz
- APB2：72MHz
F4系统架构
8个主控总线+7个被控总线
CCM RAM：只能访问数据，优点访问速度快，缺点不支持DMA。
