Vivado用ILA抓波形保存为CSV文件

将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除

运行方法:Vivado的 Tcl console 窗口输入命令

set tcl_dir F:/KLD_FPGA/Code/sim

set tcl_filename TCL_ILA_TRIG_V1.2.tcl

source tcl_dir/tcl_filename

TypeScript 复制代码
#===================================================
# 脚本说明 V1.2
# 功能:将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除
# 启用了自动重新触发模式。这样可以在每次触发时重新捕获数据
# 运行方法:Vivado的 Tcl console 窗口输入命令 
# set tcl_dir F:/KLD_FPGA/Code/sim
# set tcl_filename  TCL_ILA_TRIG_V1.2.tcl
# source $tcl_dir/$tcl_filename
# 注意:注意 vivado 下面的路径使用的是反斜杠 /,和 Windows 下的路径不一样
#===================================================

# ILA探针名字 hw_ila_1(u_ila_0) 
#set ila_name "u_ila_0" 
#set hw_name hw_ila_1
# ILA所在FPGA
#set fpga "xc7z020_1"

set data_dir "F:/KLD_FPGA/Code/sim/debug"

# 如果数据目录不存在,则创建目录
if {![file exists $data_dir]} {
    file mkdir $data_dir
}

for {set i 0} {$i < 4} {incr i} {
	#显示状态,启动ILA
	puts "Initiating ILA, iteration $i"
	#运行ila
	run_hw_ila [get_hw_ilas -of_objects [get_hw_devices xc7z020_1] -filter {CELL_NAME=~"u_ila_0"}] 
	#等待
	wait_on_hw_ila [get_hw_ilas -of_objects [get_hw_devices xc7z020_1] -filter {CELL_NAME=~"u_ila_0"}]
    # 上传ILA采集的数据
    set ila_data [upload_hw_ila_data [get_hw_ilas -of_objects [get_hw_devices xc7z020_1] -filter {CELL_NAME=~"u_ila_0"}]]
    # 显示ILA采集的数据
    display_hw_ila_data $ila_data
	#写入文件
	write_hw_ila_data -csv_file -force $data_dir/TCL_ILA_TRIG_$i.csv $ila_data
	#显示状态,保存完毕
	puts "Saved ILA data, iteration $i"
}


# 所有文件列表
set all_csvs [glob -directory $data_dir *.csv]

# 最终输出的合并文件
set final_csv [file join $data_dir "final.csv"]

# 如果存在则删除 final.csv
if {[file exists $final_csv]} {
  file delete $final_csv
}

# 逐个追加 CSV 文件内容  
set f [open $final_csv a]
foreach csv $all_csvs {
  set r [open $csv]
  puts $f [read $r]
  close $r
}
close $f

# 删除原始文件(可选)
foreach csv $all_csvs {
  file delete $csv 
}
相关推荐
fei_sun19 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto19 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈1 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun1 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT1 天前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思2 天前
很能体现FPGA硬件思维的一道面试题
fpga开发