Vivado用ILA抓波形保存为CSV文件

将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除

运行方法:Vivado的 Tcl console 窗口输入命令

set tcl_dir F:/KLD_FPGA/Code/sim

set tcl_filename TCL_ILA_TRIG_V1.2.tcl

source tcl_dir/tcl_filename

TypeScript 复制代码
#===================================================
# 脚本说明 V1.2
# 功能:将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除
# 启用了自动重新触发模式。这样可以在每次触发时重新捕获数据
# 运行方法:Vivado的 Tcl console 窗口输入命令 
# set tcl_dir F:/KLD_FPGA/Code/sim
# set tcl_filename  TCL_ILA_TRIG_V1.2.tcl
# source $tcl_dir/$tcl_filename
# 注意:注意 vivado 下面的路径使用的是反斜杠 /,和 Windows 下的路径不一样
#===================================================

# ILA探针名字 hw_ila_1(u_ila_0) 
#set ila_name "u_ila_0" 
#set hw_name hw_ila_1
# ILA所在FPGA
#set fpga "xc7z020_1"

set data_dir "F:/KLD_FPGA/Code/sim/debug"

# 如果数据目录不存在,则创建目录
if {![file exists $data_dir]} {
    file mkdir $data_dir
}

for {set i 0} {$i < 4} {incr i} {
	#显示状态,启动ILA
	puts "Initiating ILA, iteration $i"
	#运行ila
	run_hw_ila [get_hw_ilas -of_objects [get_hw_devices xc7z020_1] -filter {CELL_NAME=~"u_ila_0"}] 
	#等待
	wait_on_hw_ila [get_hw_ilas -of_objects [get_hw_devices xc7z020_1] -filter {CELL_NAME=~"u_ila_0"}]
    # 上传ILA采集的数据
    set ila_data [upload_hw_ila_data [get_hw_ilas -of_objects [get_hw_devices xc7z020_1] -filter {CELL_NAME=~"u_ila_0"}]]
    # 显示ILA采集的数据
    display_hw_ila_data $ila_data
	#写入文件
	write_hw_ila_data -csv_file -force $data_dir/TCL_ILA_TRIG_$i.csv $ila_data
	#显示状态,保存完毕
	puts "Saved ILA data, iteration $i"
}


# 所有文件列表
set all_csvs [glob -directory $data_dir *.csv]

# 最终输出的合并文件
set final_csv [file join $data_dir "final.csv"]

# 如果存在则删除 final.csv
if {[file exists $final_csv]} {
  file delete $final_csv
}

# 逐个追加 CSV 文件内容  
set f [open $final_csv a]
foreach csv $all_csvs {
  set r [open $csv]
  puts $f [read $r]
  close $r
}
close $f

# 删除原始文件(可选)
foreach csv $all_csvs {
  file delete $csv 
}
相关推荐
数字芯片实验室3 小时前
IP验证最终回归到时序级建模
网络·网络协议·tcp/ip·fpga开发
雨洛lhw3 小时前
三模冗余资源量对比
fpga开发·三模冗余技术
XINVRY-FPGA5 小时前
XC7VX690T-2FFG1761I Xilinx AMD FPGA Virtex-7
arm开发·嵌入式硬件·fpga开发·硬件工程·fpga
FPGA_无线通信8 小时前
FPGA 组合逻辑和时序逻辑
fpga开发
Js_cold9 小时前
Xilinx FPGA温度等级及选型建议
fpga开发·fpga·vivado·xilinx
从此不归路10 小时前
FPGA 结构与 CAD 设计(第5章)上
fpga开发
洋洋Young10 小时前
【Xilinx FPGA】7 Series Clocking 设计
fpga开发·xilinx fpga
1560820721911 小时前
FPGA下AD采集时钟相位的调整
fpga开发
从此不归路11 小时前
FPGA 结构与 CAD 设计(第5章)下
fpga开发
Js_cold13 小时前
Xilinx FPGA Flash启动时钟频率
单片机·嵌入式硬件·fpga开发·vivado·xilinx·flash·cclk