【Scala】1. 变量和数据类型

1. 变量和数据类型

1.1 for begining ------ hello world

新建hello.scala文件,注意object名字与文件名一致。

scala 复制代码
object hello {  
  def main(args:Array[String]): Unit = {  
    println("hello world!")  
  }  
}

运行后打印结果如下:

shell 复制代码
hello world!

Process finished with exit code 0

可以不添加返回值类型,scala自动推断,下面输出的结果是一致的。

scala 复制代码
object hello {  
  def main(args:Array[String]) = {  
    println("hello world!")  
  }  
}

1.2 数据类型

重要的变量类型如下:

浮点数默认是Double类型,上表中出现了错误。

注:

(1)上述类型基本和c或c++语言类型一致,Scala在此基础上有所拓展:

其中Byte关键字等同于c语言中的char关键字,表示有符号8bit数据;

(2)在Scala中,Char关键字表示无符号的16bit数据,数据范围为0~65535。

可以看下下面的举例:

shell 复制代码
scala> val a = 1.22
a: Double = 1.22

scala> val b = 2.88
b: Double = 2.88

scala> val c = a + b
c: Double = 4.1

scala> println(c)
4.1

不加f关键字,则必定是Double的类型的数据,只有加了在浮点数后加了f关键字后,才表示数据为单精度浮点数,即是32bit的浮点数类型。

注:

与f类似,若要表示数据为长整型(long)的数据,需要在后面加上L或l关键字作为补充

在scala中使用方法如下,新建variable.scala文件,并添加如下代码:

scala 复制代码
object variable {  
  def main(args:Array[String])= {  
    val a = 1.22  
    val b = 2.88  
    val c = a + b  
  
    println(f"c == $c%.2f")  
  }  
}

最后打印的结果如下:

shell 复制代码
c == 4.10

Process finished with exit code 0

注:

println函数中添加f关键字起到格式化字符串打印的效果,这个和c语言不同,同时还可以添加s关键字执行特定的表达式。

1.3 SpinalHDL运算拓展

在SpinalHDL中,可以使用 ": ="对val变量进行赋值操作。

scala 复制代码
object variable {  
  def main(args:Array[String])= {  
    val a = 1.22  
    val b = 2.88  
    val c = a + b  
  
    print(f"c == $c%.2f\n")  
  
    val d = 0  
    d := a * b  
    println(f"d == $d%.2f")  
  }  
}

上述代码中,使用scala编译是会出错的,采用SpinalHDL则不会。

scala 复制代码
	var d = 0.0  
    d = a * b  
    println(f"d == $d%.2f")  

修改后代码可以正确执行。

相关推荐
星夜离尘561 小时前
FPGA实现CRC-8/SMBUS:从参数和位序核对到1041次自检
fpga开发·verilog·fpga·crc
星夜离尘567 小时前
FPGA正交编码器非法跳变检测:把16种状态转移和采样边界测清楚
verilog·fpga·编码器
星夜离尘561 天前
I²C总线卡死:先分清SCL拉低、SDA拉低,再谈9个时钟恢复
fpga开发·verilog·i2c
FPGA工程笔记2 天前
从1024点滑动平均到EMA:双路5GS/s ADC Offset校准的FPGA工程实现
fpga·adc·ema·rfsoc·tiadc·offset校准·滑动平均
星夜离尘562 天前
Testbench不只看波形:用scoreboard抓住丢包、重复和乱序
fpga开发·verilog·testbench·scoreboard
星夜离尘562 天前
FIFO深度怎么定?用突发流量和背压算清缓存预算
缓存·fpga开发·verilog·fifo·背压
NamoAmitabha1283 天前
xilinx/MMCM/DRP/使用
fpga·xilinx·mmcm
ChipCamp3 天前
零门槛上手的RISC-V项目:picorv32
ubuntu·verilog·verilator·iverilog·gtkwave·riscv64-unknown
北城笑笑4 天前
FPGA 55 ,FPGA 行业 2026 发展分析与报告
fpga开发·fpga
FPGA小徐9 天前
通信系统核心技术概念解析
fpga