【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

文章目录

三输入数的大小比较

在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用,以提高代码的可复用性和设计的层次性,方便后续的修改。

请编写一个子模块,将输入两个8bit位宽的变量data_a,data_b,并输出data_a,data_b之中较小的数。并在主模块中例化,实现输出三个8bit输入信号的最小值的功能。

子模块的信号接口图如下:

使用Verilog HDL实现以上功能并编写testbench验证。

输入描述

  • clk:系统时钟
  • rst_n:异步复位信号,低电平有效
  • a,b,c:8bit位宽的无符号数

输出描述

  • d:8bit位宽的无符号数,表示a,b,c中的最小值

问题分析

需要调用3个模块:

  • 第一个模块:比较 T 时刻的 a 和 b,T+1 时刻出来 tmp1;
  • 第二个模块:比较 T 时刻的 a 和 c,T+1 时刻出来 tmp2;
  • 第三个模块:比较 T+1 时刻的 tmp1 和 tmp2,T+2 时刻出来 d;

如果只用2个子模块,那么 T 时刻比较 a 和 b 得到 tmp1,再比较 tmp1 和 c 的时候是 T+1 时刻的 c 和 T+1 时刻的 tmp1,而 tmp1 代表的是 T 时刻 a 和 b 的较小值,所以这时候比较的 T 时刻的 a、b 和 T+1 时刻的 c,显然不符合要求。

所以不能只例化两次子模块,因为主模块例化的子模块在综合时是复制一样的电路,在执行时是并行执行的。如果只例化两次,第二次例化的值并不是第一个子模块输出的最小值

verilog code

TestBench Code

综合图

仿真波形图

相关推荐
LeeConstantine12 小时前
FPGA开发,使用Deepseek V3还是R1(2):V3和R1的区别
fpga开发
ooo-p15 小时前
FPGA学习篇——Verilog学习4
学习·fpga开发
一条九漏鱼16 小时前
模块和端口
fpga开发
Jack.Jia16 小时前
ZYNQ-PL学习实践(二)按键和定时器控制LED闪烁灯
fpga开发
贝塔实验室18 小时前
FPGA 动态部分重配置技术的实现
fpga开发
贝塔实验室1 天前
Virtex-II 系列FPGA 的配置数据处理流程
fpga开发
toonyhe1 天前
FPGA 高速接口Aurora8B/10B 协议详解与仿真
fpga开发·aurora 8b/10b·高速串行接口
FakeOccupational1 天前
【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例
笔记·fpga开发
sz66cm1 天前
FPGA基础 -- Verilog常用关键字
fpga开发
LeeConstantine2 天前
FPGA开发,使用Deepseek V3还是R1(5):temperature设置
fpga开发