半理想架构的Doherty功率放大器理论与仿真-基于GAN器件CGH40010F

半理想架构的Doherty功率放大器理论与仿真-基于GAN器件CGH40010F

理想架构的Doherty功率放大器理论与仿真中已经介绍了如何在ADS中使用理想电流源来对DPA的架构进行仿真。但是理想的电流源太理想了,电压、电流的许多行为都是需要自己使用数学公式去严格定义,稍微出错就会出现问题。

那我们能不能使用现有的管子的模型来进行DPA架构的模拟呢?当然可行,但是必定会和纯理想状态有些出入。

本文工程下载半理想架构的Doherty功率放大器理论与仿真ADS工程-基于GAN器件CGH40010F

下载完成后手动添加CGH40010F库路径,后运行HB1TonePAE_Pswp_Doherty原理图即可

那么本文,我们来看看怎么用Cree家的CGH40010F来模拟DPA的调制行为

目录

1、经典Doherty架构

参考Switchmode RF and Microwave Power Amplifiers里面的图片,Z2 的阻抗为Ropt(B类最佳基波阻抗),Z1 是四分之一波长阻抗变换器,将Ropt/2的阻抗变换为50欧姆 ,因此其阻抗为(Ropt/2*50)^0.5欧姆。至于峰值功放前的四分之一波长线,那个是相位延迟的,因为载波功放那边有一个四分之一波长线了,为了让合路的相位一致,必须也要在峰值功放加上一个。

2、ADS各部分设计

2.1 单频点的功分器

单频率的功分器的设计可以参考12、ADS使用记录之功分器设计。但是我们此处是理想仿真,可以直接使用理想微带线进行设计,因此直接参考基于ADS的不等分威尔金森功分器设计,把其中的不等分比设置为1就行了。基于ADS的不等分威尔金森功分器设计中已经介绍了设计公式和代码,直接运行:

matlab 复制代码
% 等分比kk=1
kk=1;
Z0=50;
Zu=Z0*sqrt((1+kk)/kk^1.5);
Zd=Z0*sqrt(kk^0.5*(1+kk));
R=Z0*(kk^0.5+kk^-0.5);
disp(['Z0的特征阻抗为:',num2str(Z0),'欧姆']);
disp(['Z02的特征阻抗为:',num2str(Zd),'欧姆']);
disp(['Z03的特征阻抗为:',num2str(Zu),'欧姆']);
disp(['R的特征阻抗为:',num2str(R),'欧姆']);

因此设计出来就是:

2.2 CGH40010F的输入匹配与相位延迟线设计

对于CGH40010F这个管子,一般源牵引的数值都是10欧姆附近。如16、ADS使用记录之AB类功放设计中的这张图:

当然,兄弟们也可以使用番外5:ADS功放设计之负载牵引与源牵引里面的介绍来自己操作一下。我们这边功分器的输出阻抗是50欧姆,源牵引数值是10欧姆,因此我们需要把50欧姆匹配到10欧姆 。此处我们是原型验证,因此直接使用四分之一波长阻抗变换器即可:

注意看四分之一阻抗变换器后面的延迟线,注意其阻抗和后面的端口阻抗都是10欧姆 ,运行仿真,效果达标了:

2.3 使用去嵌入封装和最佳B类阻抗Ropt

我们使用的管子CGH40010F都是经过封装的,因此要进行理想的DPA仿真需要使用去嵌入封装的网络,这是一种非常简单的仿真做法。当然,在我们实际设计匹配电路的时候,我们一般把封装网络当成匹配网络的一部分来设计,当然这个就比较复杂了,在此不多说。

CGH40010F的封装(左)和去封装网络(右)如下:

直接连在管子的漏极,再把另一个输出端口当成新的电流源平面的漏极即可:

我们此处仿真就不考虑单管的具体工作类型了,因此直接把阻抗匹配到最佳B类阻抗Ropt。在此处仿真时,我们假设电源电压VDD=25V,考虑膝点电压后VDD=22V,假设基波电流饱和是为1.2A,那么Ropt可以计算为:22/1.2=18.33欧姆。

因此此处假设Ropt=18.33。

2.4 输入耦合、稳定电路、偏置隔离

输入加入电容耦合、在栅极添加RC稳定电路、使用四分之一波长线当供电线,最终DPA的原理图如下:

3、结果分析

此处仿真时载波功放栅极电压为-3V,峰值功放栅极电压为-6V,在2500MHz进行仿真,这样能让回退看起来明显一点,首先观察效率曲线,可以看到饱和输出功率为44.5dBm左右,回退6dB效率为60%,饱和漏极效率为68%左右

利用漏极源平面的波形的傅里叶分量来计算负载阻抗的调制情况 ,可以看到非常经典的阻抗调制曲线,载波功放的调制曲线(左)和峰值功放的负载调制曲线(右),其中载波功放的调制曲线随着功率增大由2Ropt变化为Ropt,峰值功放的负载调制曲线随着功率增大由无穷变化为Ropt

4、与理论的电压电流的对比

理想架构的Doherty功率放大器理论与仿真中,观察峰值功放和载波功放的电压电流 ,由于是1:1等分的,在饱和时峰值功放和载波功放的输出功率相同,输出电压、电流也一致,如下所示:

此处仿真的波形如下,基本差不多吧:

相关推荐
学习路上_write13 小时前
FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
单片机·嵌入式硬件·qt·学习·fpga开发·github·硬件工程
7yewh18 小时前
嵌入式硬件杂谈(一)-推挽 开漏 高阻态 上拉电阻
驱动开发·stm32·嵌入式硬件·mcu·物联网·硬件架构·pcb工艺
7yewh1 天前
嵌入式硬件电子电路设计(五)MOS管详解(NMOS、PMOS、三极管跟mos管的区别)
stm32·嵌入式硬件·mcu·物联网·硬件架构·硬件工程·pcb工艺
三菱-Liu2 天前
三菱MR-J4-B伺服连接器和信号排列
网络·驱动开发·硬件工程·制造·mr
hcoolabc3 天前
[High Speed Serial ] Xilinx
硬件工程
sundaygeek4 天前
《无线重构世界》射频模组演进
射频工程
时光の尘4 天前
基于STM32通过TM1637驱动4位数码管详细解析(可直接移植使用)
c语言·stm32·单片机·嵌入式硬件·51单片机·硬件工程
三菱-Liu4 天前
三菱MR-J4伺服绝对位置检测系统
运维·驱动开发·嵌入式硬件·硬件工程·制造·mr
浙江赛思电子科技有限公司5 天前
自动驾驶为什么需要时间同步?高精度时间同步如何实现?
linux·科技·计算机网络·硬件架构·硬件工程·能源·信号处理
老衲不用@飘柔7 天前
元器件篇——自恢复保险丝(PPTC)
硬件工程