FPGA之16:1复选器

每个slice 都有一个F8MUX。F8MUX原语:

MUXF8 MUXF8_inst(

.0(0),Il Output of MUX to general routing

.I0(10),//Input(tie to MUXF7L/LO out)

.I1(11),/IInput(tie to MUXF7 L/LO out)

.S(S)

//Input select to MUX

):

F8MUX T FIAMUX fI F7BMUX H.UE 27 1(16:1#T-个 slice 中只能实现一个16:1多路复选器,如图下图所示。

16:1复选器不经过 D触发器的对应代码:always@(*)

case((BX,AX,SELB[1:0]))

4b0000:AMUX=DATA_A[O]:

4b0001:AMUX=DATA_A[1]:

4b0010:AMUX=DATA_A[2]:

4'b0011:AMUX=DATA_A[3]:

4'b0100:AMUX=DATA_B[O]:

4'b0101:AMUX=DATA B[I]:

4b0110:AMUX=DATA B[2]:

4b0111:AMUX=DATA B[3]:

4b1000:AMUX=DATA_C[O]:

4b1001:AMUX=DATA_C[I]:

4b1010:AMUX=DATA_C[2]:

4b1011:AMUX=DATA_C[3]:

4b1100:AMUX=DATA_D[O]:

4b1101:AMUX=DATA D[1]:

4b110:AMUX=DATA_D[2]:

4b1111:AMUX=DATA D[3]:

default:AMUX=l'bx:

endcase

16:1复选器经过D触发器的对应代码:

always@(posedge CLK)

case((BX.AX,SELB[L:0])

4'b0000:AMUX <=DATA_A[0]:

4b0001:AMUX <=DATA_A[1]:

4b0010:AMUX <=DATA_A[2]:

4b0011:AMUX <=DATA_A[3]:

4b0100: AMUX <=DATA_B[0]:

4b0101:AMUX <=DATA B[1):

4'b0110: AMUX <=DATA B[2]:

4b0111:AMUX <=DATA B[3]:

4b1000: AMUX <=DATA_C[0]:

4b1001: AMUX<=DATA_C[I]:

4b1010: AMUX <=DATA_C[2]:

4b1011:AMUX <=DATA_C[3]:

4b1100: AMUX <=DATA_D[O];

4b1101: AMUX <=DATA_D[1]:

4b1110: AMUX <=DATA_D[2]:

4b1111:AMUX<=DATA_D[3]:

default: AMUX <= l'bx;

endcase

相关推荐
奋斗的牛马1 小时前
FPGA--zynq学习 PS与PL交互(二) HP接口
单片机·嵌入式硬件·学习·fpga开发·信息与通信
ThreeYear_s5 小时前
【FPGA+DSP系列】——CCS联合proteus仿真DSP工程,以TMS320f28027芯片为例,LED闪烁仿真。
单片机·fpga开发·proteus
LCMICRO-133108477468 小时前
长芯微LPS5820完全P2P替代NCP51820,LPS5820 是一款高速半桥驱动器,可用来驱动半 桥功率拓扑的 GaN 功率管。
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
云雾J视界12 小时前
预测电流控制在光伏逆变器中的低延迟实现:华为FPGA加速方案与并网稳定性验证
华为·fpga开发·dsp·光伏逆变器·mpcc
国科安芯15 小时前
核电厂执行器控制系统中的抗辐照MCU选型:为什么需要150krad(Si) TID指标?
服务器·单片机·嵌入式硬件·fpga开发·架构
云数据构建师15 小时前
TB62262FTAG芯片应用和设计电路图
单片机·嵌入式硬件·fpga开发
XINVRY-FPGA15 小时前
5CEFA9F23I7N Altera CycloneV E(Enhanced)FPGA
人工智能·嵌入式硬件·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
Shang180989357261 天前
T41NQ/T41N高性能低功耗SOC芯片 软硬件资料T41NQ适用于各种AIoT应用,适用于智能安防、智能家居,机器视觉等领域方案
驱动开发·嵌入式硬件·计算机视觉·fpga开发·信息与通信·t41nq
ThreeYear_s1 天前
【FPGA+DSP系列】——MATLAB simulink仿真三相桥式全控整流电路
开发语言·matlab·fpga开发
Punchline_c1 天前
IP核之PLL
fpga开发