FPGA之16:1复选器

每个slice 都有一个F8MUX。F8MUX原语:

MUXF8 MUXF8_inst(

.0(0),Il Output of MUX to general routing

.I0(10),//Input(tie to MUXF7L/LO out)

.I1(11),/IInput(tie to MUXF7 L/LO out)

.S(S)

//Input select to MUX

):

F8MUX T FIAMUX fI F7BMUX H.UE 27 1(16:1#T-个 slice 中只能实现一个16:1多路复选器,如图下图所示。

16:1复选器不经过 D触发器的对应代码:always@(*)

case((BX,AX,SELB[1:0]))

4b0000:AMUX=DATA_A[O]:

4b0001:AMUX=DATA_A[1]:

4b0010:AMUX=DATA_A[2]:

4'b0011:AMUX=DATA_A[3]:

4'b0100:AMUX=DATA_B[O]:

4'b0101:AMUX=DATA B[I]:

4b0110:AMUX=DATA B[2]:

4b0111:AMUX=DATA B[3]:

4b1000:AMUX=DATA_C[O]:

4b1001:AMUX=DATA_C[I]:

4b1010:AMUX=DATA_C[2]:

4b1011:AMUX=DATA_C[3]:

4b1100:AMUX=DATA_D[O]:

4b1101:AMUX=DATA D[1]:

4b110:AMUX=DATA_D[2]:

4b1111:AMUX=DATA D[3]:

default:AMUX=l'bx:

endcase

16:1复选器经过D触发器的对应代码:

always@(posedge CLK)

case((BX.AX,SELB[L:0])

4'b0000:AMUX <=DATA_A[0]:

4b0001:AMUX <=DATA_A[1]:

4b0010:AMUX <=DATA_A[2]:

4b0011:AMUX <=DATA_A[3]:

4b0100: AMUX <=DATA_B[0]:

4b0101:AMUX <=DATA B[1):

4'b0110: AMUX <=DATA B[2]:

4b0111:AMUX <=DATA B[3]:

4b1000: AMUX <=DATA_C[0]:

4b1001: AMUX<=DATA_C[I]:

4b1010: AMUX <=DATA_C[2]:

4b1011:AMUX <=DATA_C[3]:

4b1100: AMUX <=DATA_D[O];

4b1101: AMUX <=DATA_D[1]:

4b1110: AMUX <=DATA_D[2]:

4b1111:AMUX<=DATA_D[3]:

default: AMUX <= l'bx;

endcase

相关推荐
search75 小时前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA9 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者10 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky10 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星18 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星1 天前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4