FPGA之16:1复选器

每个slice 都有一个F8MUX。F8MUX原语:

MUXF8 MUXF8_inst(

.0(0),Il Output of MUX to general routing

.I0(10),//Input(tie to MUXF7L/LO out)

.I1(11),/IInput(tie to MUXF7 L/LO out)

.S(S)

//Input select to MUX

):

F8MUX T FIAMUX fI F7BMUX H.UE 27 1(16:1#T-个 slice 中只能实现一个16:1多路复选器,如图下图所示。

16:1复选器不经过 D触发器的对应代码:always@(*)

case((BX,AX,SELB[1:0]))

4b0000:AMUX=DATA_A[O]:

4b0001:AMUX=DATA_A[1]:

4b0010:AMUX=DATA_A[2]:

4'b0011:AMUX=DATA_A[3]:

4'b0100:AMUX=DATA_B[O]:

4'b0101:AMUX=DATA B[I]:

4b0110:AMUX=DATA B[2]:

4b0111:AMUX=DATA B[3]:

4b1000:AMUX=DATA_C[O]:

4b1001:AMUX=DATA_C[I]:

4b1010:AMUX=DATA_C[2]:

4b1011:AMUX=DATA_C[3]:

4b1100:AMUX=DATA_D[O]:

4b1101:AMUX=DATA D[1]:

4b110:AMUX=DATA_D[2]:

4b1111:AMUX=DATA D[3]:

default:AMUX=l'bx:

endcase

16:1复选器经过D触发器的对应代码:

always@(posedge CLK)

case((BX.AX,SELB[L:0])

4'b0000:AMUX <=DATA_A[0]:

4b0001:AMUX <=DATA_A[1]:

4b0010:AMUX <=DATA_A[2]:

4b0011:AMUX <=DATA_A[3]:

4b0100: AMUX <=DATA_B[0]:

4b0101:AMUX <=DATA B[1):

4'b0110: AMUX <=DATA B[2]:

4b0111:AMUX <=DATA B[3]:

4b1000: AMUX <=DATA_C[0]:

4b1001: AMUX<=DATA_C[I]:

4b1010: AMUX <=DATA_C[2]:

4b1011:AMUX <=DATA_C[3]:

4b1100: AMUX <=DATA_D[O];

4b1101: AMUX <=DATA_D[1]:

4b1110: AMUX <=DATA_D[2]:

4b1111:AMUX<=DATA_D[3]:

default: AMUX <= l'bx;

endcase

相关推荐
通信小小昕4 小时前
FPGA|Verilog-自己写的SPI驱动
fpga开发
太爱学习了16 小时前
AXI接口总结
fpga开发
博览鸿蒙20 小时前
FPGA前端设计适合哪些人学?该怎么学?
fpga开发
北京阿尔泰科技厂家1 天前
2路模拟量同步输出卡、任意波形发生器卡—PCIe9100数据采集卡
fpga开发·工业自动化·数据采集卡·任意波形发生器·模拟量输出卡
szxinmai主板定制专家1 天前
基于ARM+FPGA的高端伺服驱动与运动控制解决方案
大数据·arm开发·人工智能·fpga开发·架构
通信小小昕2 天前
FPGA|Verilog-SPI驱动
fpga开发·蓝桥杯·优化·verilog·spi·竞赛
TJ_Dream2 天前
clk_prepare函数详细解析
驱动开发·fpga开发
起床学FPGA2 天前
IBUF和BUFG
fpga开发
_Hello_Panda_2 天前
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
fpga开发
数字芯片实验室2 天前
3-2 深入解析数字电路设计中的竞争条件及解决策略
fpga开发