FPGA之16:1复选器

每个slice 都有一个F8MUX。F8MUX原语:

MUXF8 MUXF8_inst(

.0(0),Il Output of MUX to general routing

.I0(10),//Input(tie to MUXF7L/LO out)

.I1(11),/IInput(tie to MUXF7 L/LO out)

.S(S)

//Input select to MUX

):

F8MUX T FIAMUX fI F7BMUX H.UE 27 1(16:1#T-个 slice 中只能实现一个16:1多路复选器,如图下图所示。

16:1复选器不经过 D触发器的对应代码:always@(*)

case((BX,AX,SELB[1:0]))

4b0000:AMUX=DATA_A[O]:

4b0001:AMUX=DATA_A[1]:

4b0010:AMUX=DATA_A[2]:

4'b0011:AMUX=DATA_A[3]:

4'b0100:AMUX=DATA_B[O]:

4'b0101:AMUX=DATA B[I]:

4b0110:AMUX=DATA B[2]:

4b0111:AMUX=DATA B[3]:

4b1000:AMUX=DATA_C[O]:

4b1001:AMUX=DATA_C[I]:

4b1010:AMUX=DATA_C[2]:

4b1011:AMUX=DATA_C[3]:

4b1100:AMUX=DATA_D[O]:

4b1101:AMUX=DATA D[1]:

4b110:AMUX=DATA_D[2]:

4b1111:AMUX=DATA D[3]:

default:AMUX=l'bx:

endcase

16:1复选器经过D触发器的对应代码:

always@(posedge CLK)

case((BX.AX,SELB[L:0])

4'b0000:AMUX <=DATA_A[0]:

4b0001:AMUX <=DATA_A[1]:

4b0010:AMUX <=DATA_A[2]:

4b0011:AMUX <=DATA_A[3]:

4b0100: AMUX <=DATA_B[0]:

4b0101:AMUX <=DATA B[1):

4'b0110: AMUX <=DATA B[2]:

4b0111:AMUX <=DATA B[3]:

4b1000: AMUX <=DATA_C[0]:

4b1001: AMUX<=DATA_C[I]:

4b1010: AMUX <=DATA_C[2]:

4b1011:AMUX <=DATA_C[3]:

4b1100: AMUX <=DATA_D[O];

4b1101: AMUX <=DATA_D[1]:

4b1110: AMUX <=DATA_D[2]:

4b1111:AMUX<=DATA_D[3]:

default: AMUX <= l'bx;

endcase

相关推荐
qq_小单车12 小时前
xilinx-DNA
fpga开发·xilinx
Flamingˢ13 小时前
FPGA中的嵌入式块存储器RAM:从原理到实现的完整指南
fpga开发
Flamingˢ15 小时前
FPGA中的存储器模型:从IP核到ROM的深度解析与应用实例
网络协议·tcp/ip·fpga开发
FPGA小c鸡1 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南:从算法原理到硬件实现
rnn·深度学习·fpga开发
Aaron15881 天前
通信灵敏度计算与雷达灵敏度计算对比分析
网络·人工智能·深度学习·算法·fpga开发·信息与通信·信号处理
博览鸿蒙2 天前
IC 和 FPGA,到底区别在哪?
fpga开发
思尔芯S2C2 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
Flamingˢ2 天前
FPGA实战:VGA成像原理、时序详解与Verilog控制器设计与验证
fpga开发
FPGA_小田老师2 天前
xilinx原语:OSERDES2(并串转换器)原语详解
fpga开发·lvds·xilinx原语·oserdese·并串转换
Blossom.1182 天前
从数字大脑到物理实体:具身智能时代的大模型微调与部署实战
人工智能·python·深度学习·fpga开发·自然语言处理·矩阵·django