FPGA AXI4总线信号介绍篇

一.AXI总线类型接口

AXI是一种总线协议,可以挂在多个master和slave:

(1)AXI4:主要面向高性能地址映射通信的需求;(突发数据)(地址映射模式)

(2)AXI4-Lite:是一个轻量级的,适用于吞吐量较小的地址映射通信总线;(无突发)(地址映射模式)

(3)AXI4-stream:面向高速流数据传输(流模式)AXI4、AXI4-LITE总线信号组成:写地址通道、写数据通道、写响应通道、读地址通道、读数据通道。

二.下面基于AXI4 IP核的信号介绍

(1)全局信号

(2) 写地址通道

(3) 写数据通道

(4)写响应通道

(5)读地址通道

(6)读数据通道

相关推荐
jjinl2 小时前
AG32VF407RGT6 开发流程记录
fpga开发
FPGA小迷弟2 小时前
FPGA面试题汇总整理(一)
学习·fpga开发·verilog·fpga
Z22ZHaoGGGG2 小时前
verilog 资源占用少的滤波方法
fpga开发
S&Z34632 小时前
[SZ901]FPGA 下载器硬件介绍
fpga开发
GateWorld4 小时前
FPGA内部模块详解之四 算力引擎——数字信号处理单元(DSP Slice)深度解析
fpga开发·dsp
weiyvyy5 小时前
嵌入式硬件接口开发的核心原则
驱动开发·单片机·嵌入式硬件·fpga开发·硬件架构·硬件工程
Kong_19945 小时前
芯片开发学习笔记·二十一——primetime静态时序分析
fpga开发·芯片开发
S&Z34636 小时前
[SZ901] 多路FPGA 网络下载器总览
网络·fpga开发
Shang1809893572611 小时前
SSD202D星宸科技SigmaStar一颗高度集成的嵌入式智能触控显示板解决方案SSD202集成了硬件H.264/H.265视频解码器、内置了DDR
科技·嵌入式硬件·fpga开发·ssd202d嵌入式智能显示
青山_FPGA1 天前
AT24CM01芯片的时序是如何进行控制的?
嵌入式硬件·fpga开发·lattice