高速口光口通信

1.通过transceiver ip 设置好硬件连接配置

2.open example 用自己的模块替换掉tx和rx数据模块

3.大小端问题------

4.配置gt收发器的rx的k码时候需要设置anybyte便于高效率接收。

5.开发数据产生模块和接收校验模块都需要使用TXUSRCLK2,但是TXUSRCLK=线速度/内部数据位宽。------在配置GT的最后summary都有写他们两的具体频率。

一:GT相关信号:

1:tx/rx_rset_done=1表示初始化完成

二:两片FPGA之间光纤使用aurora 8/10B ip核进行通信可参考

基于FPGA的光纤数据传输_fpga光纤通信-CSDN博客

三:配置gt可参考部分

Xilinx(K7)和CycloneV之间的光纤通信设置_k7 gtx通信-CSDN博客

相关推荐
F_white8 小时前
JFM9VU3P开发板/国产FPGA/ QSFP+ 40G 光纤接口
fpga开发
oli20208 小时前
clk_divide时钟分频模块
fpga开发
JJ_KING&19 小时前
FPGA实现直流电机转速、电压、电流测量系统(基于EP4CE6F17C8 + INA226)
fpga开发·课程设计
测试专家20 小时前
HKM9000视频处理卡
fpga开发
li星野1 天前
打工人日报#20251009
fpga开发
cycf1 天前
Vivado 时序约束的完整作战地图(二)
fpga开发
cycf1 天前
时钟周期约束(三)
fpga开发
szxinmai主板定制专家1 天前
RK3588+AI算力卡替代英伟达jetson方案,大算力,支持FPGA自定义扩展
arm开发·人工智能·分布式·fpga开发
ARM+FPGA+AI工业主板定制专家1 天前
基于NVIDIA ORIN+FPGA+AI自动驾驶硬件在环注入测试
人工智能·fpga开发·机器人·自动驾驶
bnsarocket1 天前
Verilog和FPGA的自学笔记4——多路选择器(always语句)
笔记·fpga开发·编程·verilog·自学·硬件编程