高速口光口通信

1.通过transceiver ip 设置好硬件连接配置

2.open example 用自己的模块替换掉tx和rx数据模块

3.大小端问题------

4.配置gt收发器的rx的k码时候需要设置anybyte便于高效率接收。

5.开发数据产生模块和接收校验模块都需要使用TXUSRCLK2,但是TXUSRCLK=线速度/内部数据位宽。------在配置GT的最后summary都有写他们两的具体频率。

一:GT相关信号:

1:tx/rx_rset_done=1表示初始化完成

二:两片FPGA之间光纤使用aurora 8/10B ip核进行通信可参考

基于FPGA的光纤数据传输_fpga光纤通信-CSDN博客

三:配置gt可参考部分

Xilinx(K7)和CycloneV之间的光纤通信设置_k7 gtx通信-CSDN博客

相关推荐
ZPC82104 天前
docker 镜像备份
人工智能·算法·fpga开发·机器人
ZPC82104 天前
docker 使用GUI ROS2
人工智能·算法·fpga开发·机器人
tiantianuser4 天前
RDMA设计53:构建RoCE v2 高速数据传输系统板级测试平台2
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙4 天前
FPGA 和 IC,哪个前景更好?怎么选?
fpga开发
FPGA_小田老师4 天前
xilinx原语:ISERDESE2原语详解(串并转换器)
fpga开发·iserdese2·原语·串并转换
tiantianuser4 天前
RDMA设计50: 如何验证网络嗅探功能?
网络·fpga开发·rdma·高速传输·cmac·roce v2
Lzy金壳bing4 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级
fpga开发·vivado·xilinx
unicrom_深圳市由你创科技4 天前
医疗设备专用图像处理板卡定制
图像处理·人工智能·fpga开发
tiantianuser4 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台
fpga开发·rdma·高速传输·cmac·roce v2
luoganttcc5 天前
Taalas 将人工智能模型蚀刻到晶体管上,以提升推理能力
人工智能·fpga开发