高速口光口通信

1.通过transceiver ip 设置好硬件连接配置

2.open example 用自己的模块替换掉tx和rx数据模块

3.大小端问题------

4.配置gt收发器的rx的k码时候需要设置anybyte便于高效率接收。

5.开发数据产生模块和接收校验模块都需要使用TXUSRCLK2,但是TXUSRCLK=线速度/内部数据位宽。------在配置GT的最后summary都有写他们两的具体频率。

一:GT相关信号:

1:tx/rx_rset_done=1表示初始化完成

二:两片FPGA之间光纤使用aurora 8/10B ip核进行通信可参考

基于FPGA的光纤数据传输_fpga光纤通信-CSDN博客

三:配置gt可参考部分

Xilinx(K7)和CycloneV之间的光纤通信设置_k7 gtx通信-CSDN博客

相关推荐
nanxl135 分钟前
FPGA-DDS信号发生器
fpga开发·verilog·vivado
黄埔数据分析2 小时前
RecoNIC 入门:SmartNIC 上支持 RDMA 的计算卸载-FPGA-智能网卡-AMD-Xilinx
fpga开发
nanxl15 小时前
FPGA-数字时钟
fpga开发·verilog·vivado
尤老师FPGA18 小时前
LVDS系列9:Xilinx 7系可编程输入延迟(二)
单片机·嵌入式硬件·fpga开发
内有小猪卖1 天前
时序约束 记录
fpga开发
Cao1234567893211 天前
FPGA时钟设计
fpga开发
JNTeresa1 天前
锁存器知识点详解
fpga开发
Cao1234567893211 天前
FPGA基础之基础语法
fpga开发
一大Cpp1 天前
通过Quartus II实现Nios II编程
fpga开发
7yewh1 天前
Verilog 语法 (二)
fpga开发