传输线和串扰(一):串扰的叠加以及耦合的起源

串扰是六大信号完整性问题之一。它是将不需要的信号从一个网络传输到相邻网络,并且发生在每对网络之间。网络包括信号路径和返回路径,它连接系统中的一个或多个节点。我们通常将具有噪声源的网络称为主动网络或攻击网络。产生噪声的网络称为安静网络或受害网络。

串扰是一种发生在一个网络的信号和返回路径与第二个网络的信号和返回路径之间的效应。整个信号返回路径环路都很重要,而不仅仅是信号路径。

在单端数字信号系统中,噪声容限通常约为总信号电压摆幅的 15%,但该值因器件系列而异。在这 15% 中,大约三分之一或 5% 的信号摆幅通常被分配给串扰。如果信号摆幅为 3.3 V,则分配的最大串扰可能约为 160 mV。这是最大允许串扰噪声的良好起点。不幸的是,电路板上典型走线产生的噪声幅度通常会大于 5%。这就是为什么在封装、连接器和板级互连设计中能够预测串扰的幅度、识别过多噪声的根源并积极努力最大限度地减少串扰非常重要。随着上升时间的缩短,了解问题的根源以及如何设计减少串扰的互连变得越来越重要。

下图 显示了当攻击线路两侧都有 3.3 V 信号时,安静线路的接收器上的噪声。在此示例中,接收器处的噪声超过 300 mV。


在混合信号系统中,例如使用模拟或射频元件的系统,敏感线路上可接受的噪声可能远小于信号摆幅的 5%。它可以低至低于信号摆幅 -- 100 dB,即信号的 0.001%。在评估减少串扰的设计规则时,第一步是建立可接受的规范,请记住,通常,可接受的串扰越低,可实现的互连密度越低,系统的潜在成本越高。请注意建议远低于最大允许耦合噪声 5% 的要求。务必验证他们是否真的需要如此低的串扰,因为它通常不是免费的。

串扰的叠加
叠加是信号完整性的重要原则,在处理串扰时至关重要。叠加是所有线性无源系统的一个属性,互连是其中的一个子集。它基本上是说同一网络上的多个信号不会相互作用并且彼此完全独立。从有源网络耦合到安静网络的电压量可能会完全独立于安静网络上已经存在的电压。

注:耦合到安静线路的噪声与可能存在的任何信号无关。

假设当安静线路上的电压电平为 0 V 时,3.3 V 驱动器在安静线路上生成的噪声为 150 mV。当安静线路直接由 驱动器驱动时,安静线路上也会生成 150 mV 的噪声。驱动器的电平为 3.3 v。安静线路上出现的总电压将是可能存在的信号和耦合噪声的直接总和。如果有两个有源网络将噪声耦合到同一条安静线路,则安静线路上出现的噪声量将是两个噪声源的总和。当然,基于两条有源线上的电压模式,它们可能具有不同的时间依赖性。

基于叠加,如果我们知道当安静线路上没有额外信号时的耦合噪声,我们可以通过将耦合噪声和可能存在的任何信号相加来确定安静线路上的总电压。

一旦噪声在安静线路上,它就会受到与信号相同的行为:一旦在安静线路的某个位置产生,它将立即传播并看到相同的阻抗,并且它将受到安静线路中可能存在的任何阻抗不连续性的反射和失真。

安静线路上的噪声电压的行为与信号电压完全相同。一旦在安静线上产生,它们就会传播并受到不连续性的反射。

如果安静线路的两侧都有一条有源线路,并且每条有源线路将等量的噪声耦合到安静线路,则一对线路之间的最大允许噪声将为 ½ × 5% = 2.5%。在总线拓扑中,能够计算最坏情况下可能耦合的相邻走线总数以确定最坏情况下的耦合噪声非常重要。这将限制两条走线之间允许的噪声量。

耦合的起源:电容和电感
当信号沿着传输线传播时,信号和返回路径之间存在电场线,并且信号和返回路径导体周围存在磁场线环。这些字段并不局限于信号和返回路径之间的直接空间。相反,它们散布到周围的体积中。我们将这些分布的场称为边缘场。

根据粗略的经验,FR4 中 50 欧姆微带中的边缘场贡献的电容大约等于信号线正下方的场线的电容。

当然,当我们远离导体时,边缘场会很快消失。图 10-2 显示了信号路径和返回路径之间的边缘场,以及它们在远离和靠近时如何与第二个网络交互。
信号线附近的边缘场。当第二条走线距离很远时,几乎没有边缘场耦合和串扰。当第二个网络位于边缘场附近时,可能会出现过度耦合和串扰。
如果不可避免的需要在一个存在另一个网络较大边缘场的区域分配一个信号及其返回路径,那么这个信号将不可避免的从边缘场中获得噪声。仅当有源线上的信号电压和电流变化时,安静线上才会被噪声影响。这将导致电流作为位移电流和来自变化磁场的感应电流流过变化的电路。

减少串扰的互连工程是指减少两个信号路径和返回路径对之间电场和磁场边缘场的重叠。这通常通过两种方式完成。首先,可以增加两条信号线之间的间距。其次,可以使返回平面更靠近信号线。这将使边缘场线更靠近平面耦合,并且更少的泄漏到相邻信号线。

最终,正是边缘场引起了串扰。最小化串扰的一个重要方法是将网络间隔足够远,以便将其边缘场降低到可接受的水平。另一个设计特点是使返回平面更靠近信号线,以将边缘场限制在信号线附近。

虽然实际的耦合机制是通过电场和磁场实现的,但我们可以通过使用电容器和互感器电路元件来近似这种耦合。

在系统中的每两个网络之间,总会存在由这些边缘场引起的电容耦合和电感耦合的某种组合。我们将耦合电容和耦合电感称为互电容和互感。显然,如果我们将两个相邻的信号路径和返回路径走线移得更远,则互电容和互感参数值将会减小。

能够根据几何形状预测串扰是评估设计满足性能规格的程度的重要一步。这意味着能够将互连的几何形状转换为等效互电容和电感,并关联这两项对耦合噪声的影响。

尽管互电容和互感都会在串扰中发挥作用,但有两种情况需要考虑。当返回路径是宽的、均匀的平面时,就像电路板中大多数耦合传输线的情况一样,电容耦合电流和电感耦合电流具有相同的数量级,并且必须考虑两者才能准确预测串扰量。这是作为总线一部分的电路板上的传输线中的串扰机制,并且噪声将具有特殊的特征。(This is the regime of cross talk in transmission lines on circuit boards as part of a bus, and the noise will have a special signature.)

当返回路径不是宽的均匀平面,而是封装中的单个引线或连接器中的单个引脚时,仍然存在电容和电感耦合,但在这种情况下,电感耦合的电流比电容耦合的电流大得多。在这种情况下,噪声行为由电感耦合电流主导。安静线上的噪声由有源网络中的dI/dt驱动,这通常发生在驱动器切换时信号的上升沿和下降沿。这就是为什么这种类型的噪声通常被称为开关噪声。

这两个极端是分开考虑的。

相关推荐
7yewh19 小时前
嵌入式硬件杂谈(四)-高速板PCB设计 高速信号全面讲解 蛇形线 等长线 差分对 阻抗对
驱动开发·嵌入式硬件·mcu·物联网·硬件工程·pcb工艺·精益工程
7yewh2 天前
嵌入式硬件电子电路设计(七)稳压二极管-齐纳二极管-齐纳击穿全面详解
stm32·嵌入式硬件·mcu·物联网·硬件架构·硬件工程·pcb工艺
7yewh2 天前
嵌入式硬件实战基础篇(二)-稳定输出3.3V的太阳能电池-无限充放电
stm32·嵌入式硬件·mcu·物联网·硬件架构·硬件工程·pcb工艺
7yewh3 天前
嵌入式硬件杂谈(三)-高速PCB入门,什么是阻抗匹配?
嵌入式硬件·mcu·物联网·硬件架构·硬件工程·pcb工艺·精益工程
spea19765 天前
电子制造行业Top5贴片机品牌
自动化·制造·pcb工艺
lieban7 天前
猎板PCB罗杰斯板材的应用案例
pcb工艺
7yewh9 天前
嵌入式硬件杂谈(一)-推挽 开漏 高阻态 上拉电阻
驱动开发·stm32·嵌入式硬件·mcu·物联网·硬件架构·pcb工艺
7yewh9 天前
嵌入式硬件电子电路设计(五)MOS管详解(NMOS、PMOS、三极管跟mos管的区别)
stm32·嵌入式硬件·mcu·物联网·硬件架构·硬件工程·pcb工艺
7yewh12 天前
嵌入式硬件实战基础篇(一)-STM32+DAC0832 可调信号发生器-产生方波-三角波-正弦波
stm32·单片机·嵌入式硬件·mcu·51单片机·proteus·pcb工艺
小孟boy18 天前
HFSS 3D Layout中Design setting各个选项的解释
信号完整性·pcb工艺·仿真·ansys·传输线