制作一个RISC-V的操作系统七-UART初始化(UART NS16550A 规定 目标 发送数据 代码 extern)

文章目录

UART

对应到嵌入式开发中,qemu模拟的就是那块开发板(硬件)

电脑使用qemu时可以理解为qemu模拟了那块板子,同时那块板子与已经与你的电脑相连接了(我们对应的指定的内核也在那块板子上运行,而连接传输数据遵循UART的形式,通过板子上的UART接口和电脑的UART接口相连从而把数据传输到电脑,再通过电脑进行显示)

UART(通用异步接收/发送器)是一种广泛使用的硬件通信协议,用于串行通信。UART通信协议允许设备通过串行端口相互通信。这种协议不需要时钟信号来同步发送和接收数据,因此被称为"异步"通信。

在UART通信中,数据以串行形式传输,即一次发送一个位。两个设备之间的通信通常涉及两根线:一根用于发送数据(TX),另一根用于接收数据(RX)

对应到实际中的连接就是一个接口,数据按照接口规定的形式进行传输

NS16550A

NS16550A的编程接口是指如何通过软件与这个UART芯片进行交互。在通俗的层面上,我们可以把NS16550A想象成一个有多个小格子(寄存器)的邮箱,每个格子都有特定的功能。程序员通过向这些格子写入数据或从中读取数据来控制UART的行为,或者获取UART的状态。

类似于电脑存在一片内存区域用于和UART设备来通信交流(类似中转与设置中转形式)

接口顾名思义就是两个设备连接的地方,这个地方涉及到数据的交换传输,自然要规定些双方如何交换与传输的方式以及交换传输的相关缓存

将接口的寄存器映射到内存地址,从而我们可以通过访问地址来访问到接口的寄存器

规定

NS16550A接口的相关寄存器有八个,但存在复用的现象,如000表示第零个寄存器,它有两种模式,并且读模式下只有一个用途(receive holding register)。而写模式下具备两个功能

有些寄存器只有对应的模式下才有功能

UART一个寄存器是八位

相关寄存器的名称和各个比特位的含义如下

初始化

第一个是关中断

第二个是设置波特率

第三个是设置奇偶校验位

对应的寄存器的功能

IER

LCR

DLL:LSB of Divisor Latch (write mode)

DLM:MSB of Divisor Latch (write mode)

当LCR的第七位设置为1时,设备将认为开始设置波特率了。波特率由DLL 和DLM共同的组成的16位的值和输入的频率决定,如下

当将第七位设置为0后,此时设备知道波特率设置已经完成,设备将通过另外的寄存器保存波特率

对DLL和DLM进行写入,写的是内存,在io设备中应该有另外的寄存器用于保存波特率,DLL和DLM中的波特率设置好后io设备会自动的保存好(群里某个大佬的回复)

目标

 * - number of the word length: 8 bits
 * - number of stop bits:1 bit when word length is 8 bits
 * - no parity
 * - no break control
 * - disabled baud latch

发送数据

先将数据写到THR,然后再发送出去

轮询处理:不断查看寄存器是否空闲(数据是否发送出去)

THR存放发送的数据,一个字符,LSR存放着THR内的数据是否发送出去的信号,在第五位

不断查看LSR寄存器第五位,如果为1,跳出循环,传输数据

代码

extern

extern关键字用于声明一个变量或函数在其他地方定义。这意味着声明告诉编译器该名称对应的实体存在,但它的定义可能在程序的另一个文件中。这样的声明通常出现在头文件(.h文件)中,或者在使用多个源文件(.c文件)的项目中。

编译连接时,先将各个C文件编译成目标文件,再链接。编译时如果要使用到其他函数的函数,需要使用extern声明,然后在链接时才会具体识别

https://github.com/FULLK/risllkos/tree/main/Fullkenerl2

相关推荐
飞凌嵌入式8 天前
FET113i-S核心板已支持RISC-V,打造国产化降本的更优解 -飞凌嵌入式
嵌入式硬件·嵌入式·risc-v·飞凌嵌入式
EVERSPIN8 天前
RISC-V单片机可快充手持电钻方案分享
单片机·嵌入式硬件·risc-v
谷公子的藏经阁13 天前
RISC-V笔记——显式同步
risc-v·fence·rcpc·显示同步·synchronization
码匠许师傅15 天前
【开源鸿蒙】OpenHarmony 5.0轻量系统最小开发环境搭建
python·pip·risc-v·openharmony·gcc·1024程序员节·hi3861
谷公子的藏经阁20 天前
RISC-V笔记——内存模型公理
risc-v·atomicity·progress·load value·axiom
谷公子的藏经阁20 天前
RISC-V笔记——重叠地址排序
risc-v·order·重叠地址排序·rvwmo·overlapping
谷公子的藏经阁21 天前
RISC-V笔记——内存模型总结
cpu·risc-v·内存模型·memory model·ztso
谷公子的藏经阁24 天前
RISC-V笔记——RVWMO基本体
risc-v·release·rcpc·rcsc·acquire
谷公子的藏经阁24 天前
RISC-V笔记——基础
cpu·risc-v·isa
谷公子的藏经阁1 个月前
RISC-V笔记——语法依赖
risc-v·语法依赖·控制依赖·数据依赖·地址依赖