RISC-V特权架构 - 中断注入

中断注入

  • [1 中断注入的作用](#1 中断注入的作用)
  • [2 mip寄存器](#2 mip寄存器)
  • [3 中断注入后的处理过程](#3 中断注入后的处理过程)

本文属于《 RISC-V指令集基础系列教程》之一,欢迎查看其它文章。

1 中断注入的作用

  • 中断注入,就是在M模式下,手动向S模式去产生一个中断。

比如:向mip寄存器的bit5(STIP)写1,S模式就会产生一个时钟中断。

设置mip寄存器中的STIP字段,相当于把M模式下的定时器中断,注入S模式,并由S模式的操作系统处理。

  • 中断注入,类似于软件中断,由软件来产生。

相对而言是硬件中断,硬件中断,一般是靠GPIO引脚的高低电平来触发。

2 mip寄存器

3 中断注入后的处理过程

注入中断后,在mip寄存器中,对应bit指示了,发生了何种中断。

对于该中断的处理过程,与正常中断处理流程一致,可参考《RISC-V特权架构 - 模式切换与委托》中《中断处理时模式切换》章节。

主要就是:

  • 判断mideleg,是否委托;
  • 以便更新M或S模式寄存器 ;
  • 然后,进入M或S模式;
  • 然后,跳转到M或S模式的异常向量表基址,进行中断处理;
  • 最后通过mret或sret,返回到之前的模式和pc地址,继续执行。

比如,我们在调试时,就发现OS在处理M模式下时钟中断时,有如下过程:

  • 运行于S模式下的OS,首先会检测到,M模式下时钟中断(mip.MTIP=1);
  • 然后,默认进入M模式,在M模式的中断处理代码(位于riscv-pk固件异常向量表)中,并没有做特殊处理,只是将mip.MTIP注入到mip.STIP(mip.STIP=1),便退出了M,回到S模式;
  • 下一次,当S模式下的OS,检测到,S模式下时钟中断(mip.STIP=1)时,便会按照正常中断处理流程,来处理该中断。

因此,我们看起来,像是固件异常处理代码,伪造了一个S模式下时钟中断,这个过程,就叫做中断注入。

相关推荐
百里杨16 分钟前
编译玄铁处理器RISC-V指令测试用例
测试用例·risc-v·玄铁
CodingCos3 天前
【RISC-V CPU Debug 专栏 1 -- RISCV 相关文档的区别与联系】
risc-v
Hug Freedom.4 天前
RISC-V AIA学习3---APLIC 第一部分
学习·risc-v
国科安芯4 天前
国产RISC-V车规芯片当前现状分析——从市场与技术角度出发
网络·人工智能·嵌入式硬件·架构·汽车·risc-v
Hug Freedom.4 天前
RISC-V AIA学习3---APLIC 第二部分(APLIC 中断域的内存映射控制区域)
学习·risc-v
Hug Freedom.5 天前
RISC-V AIA学习3---APLIC第三部分
学习·risc-v
Hug Freedom.6 天前
CHI协议——retry
开发语言·前端·硬件工程·risc-v
Jason_zhao_MR8 天前
国产开发板—米尔全志T113-i如何实现ARM+RISC-V+DSP协同计算?
arm开发·嵌入式硬件·mcu·嵌入式·risc-v
易板9 天前
CH32V208蓝牙内部带运放32位RISC-V工业级微控制器CH32V208CBU6、CH32V208GBU6开发板原理图和PCB
单片机·蓝牙·risc-v·开发板
海涛高软14 天前
opencv 中 phaseCorrelate 方法融合图像拼接
risc-v