RISC-V特权架构 - 中断注入

中断注入

  • [1 中断注入的作用](#1 中断注入的作用)
  • [2 mip寄存器](#2 mip寄存器)
  • [3 中断注入后的处理过程](#3 中断注入后的处理过程)

本文属于《 RISC-V指令集基础系列教程》之一,欢迎查看其它文章。

1 中断注入的作用

  • 中断注入,就是在M模式下,手动向S模式去产生一个中断。

比如:向mip寄存器的bit5(STIP)写1,S模式就会产生一个时钟中断。

设置mip寄存器中的STIP字段,相当于把M模式下的定时器中断,注入S模式,并由S模式的操作系统处理。

  • 中断注入,类似于软件中断,由软件来产生。

相对而言是硬件中断,硬件中断,一般是靠GPIO引脚的高低电平来触发。

2 mip寄存器

3 中断注入后的处理过程

注入中断后,在mip寄存器中,对应bit指示了,发生了何种中断。

对于该中断的处理过程,与正常中断处理流程一致,可参考《RISC-V特权架构 - 模式切换与委托》中《中断处理时模式切换》章节。

主要就是:

  • 判断mideleg,是否委托;
  • 以便更新M或S模式寄存器 ;
  • 然后,进入M或S模式;
  • 然后,跳转到M或S模式的异常向量表基址,进行中断处理;
  • 最后通过mret或sret,返回到之前的模式和pc地址,继续执行。

比如,我们在调试时,就发现OS在处理M模式下时钟中断时,有如下过程:

  • 运行于S模式下的OS,首先会检测到,M模式下时钟中断(mip.MTIP=1);
  • 然后,默认进入M模式,在M模式的中断处理代码(位于riscv-pk固件异常向量表)中,并没有做特殊处理,只是将mip.MTIP注入到mip.STIP(mip.STIP=1),便退出了M,回到S模式;
  • 下一次,当S模式下的OS,检测到,S模式下时钟中断(mip.STIP=1)时,便会按照正常中断处理流程,来处理该中断。

因此,我们看起来,像是固件异常处理代码,伪造了一个S模式下时钟中断,这个过程,就叫做中断注入。

相关推荐
云雾J视界3 天前
FPGA+RISC-V架构解析:构建高效传感器数据采集系统
fpga开发·架构·uart·risc-v·i2c·adxl345
电子科技圈5 天前
IAR与Quintauris携手推进RISC-V汽车实时应用的功能安全软件开发
嵌入式硬件·安全·设计模式·编辑器·汽车·risc-v
CinzWS7 天前
RISC-V RV32MCU 架构、启动与运行机制深度剖析
risc-v·exception
stay_cloud7 天前
RISC-V MCU 串口通信记录 —— 基于Genesys2
mcu·uart·risc-v
ChipCamp7 天前
芯片开发验证之RISC-V编译器:绕过构建的烦恼,直接用Arduino的
编译器·risc-v·objdump·汇编器·objcopy
全球通史10 天前
[特殊字符] RISC-V实战:从0到100+FPS!进迭时空(Spacemit)开发板YOLOv8部署终极指南
嵌入式硬件·yolo·risc-v
码界奇点11 天前
Linux进程间通信三System V 共享内存完全指南原理系统调用与 C 封装实现
linux·c语言·网络·c++·ux·risc-v
飞凌嵌入式11 天前
【玩转多核异构】T153核心板RISC-V核的实时性应用解析
linux·嵌入式硬件·嵌入式·risc-v
卡奥斯开源社区官方11 天前
NVIDIA CUDA全面支持RISC-V深度解析:技术原理、开发实操与生态红利
risc-v
爱喝矿泉水的猛男11 天前
单周期Risc-V指令拆分与datapath绘制
运维·服务器·risc-v