RISC-V特权架构 - 中断注入

中断注入

  • [1 中断注入的作用](#1 中断注入的作用)
  • [2 mip寄存器](#2 mip寄存器)
  • [3 中断注入后的处理过程](#3 中断注入后的处理过程)

本文属于《 RISC-V指令集基础系列教程》之一,欢迎查看其它文章。

1 中断注入的作用

  • 中断注入,就是在M模式下,手动向S模式去产生一个中断。

比如:向mip寄存器的bit5(STIP)写1,S模式就会产生一个时钟中断。

设置mip寄存器中的STIP字段,相当于把M模式下的定时器中断,注入S模式,并由S模式的操作系统处理。

  • 中断注入,类似于软件中断,由软件来产生。

相对而言是硬件中断,硬件中断,一般是靠GPIO引脚的高低电平来触发。

2 mip寄存器

3 中断注入后的处理过程

注入中断后,在mip寄存器中,对应bit指示了,发生了何种中断。

对于该中断的处理过程,与正常中断处理流程一致,可参考《RISC-V特权架构 - 模式切换与委托》中《中断处理时模式切换》章节。

主要就是:

  • 判断mideleg,是否委托;
  • 以便更新M或S模式寄存器 ;
  • 然后,进入M或S模式;
  • 然后,跳转到M或S模式的异常向量表基址,进行中断处理;
  • 最后通过mret或sret,返回到之前的模式和pc地址,继续执行。

比如,我们在调试时,就发现OS在处理M模式下时钟中断时,有如下过程:

  • 运行于S模式下的OS,首先会检测到,M模式下时钟中断(mip.MTIP=1);
  • 然后,默认进入M模式,在M模式的中断处理代码(位于riscv-pk固件异常向量表)中,并没有做特殊处理,只是将mip.MTIP注入到mip.STIP(mip.STIP=1),便退出了M,回到S模式;
  • 下一次,当S模式下的OS,检测到,S模式下时钟中断(mip.STIP=1)时,便会按照正常中断处理流程,来处理该中断。

因此,我们看起来,像是固件异常处理代码,伪造了一个S模式下时钟中断,这个过程,就叫做中断注入。

相关推荐
爱分享的阿Q4 天前
RISC-V驱动开发合规解析
驱动开发·risc-v
嵌入式小企鹅5 天前
RISC-V爆发、AI编程变天、半导体涨价潮
物联网·学习·ai编程·开发工具·risc-v·芯片·工具链
BackCatK Chen6 天前
突破硅基极限!中国无极芯片技术解析:二维半导体如何实现后摩尔时代换道超车
risc-v·自主可控·后摩尔时代·无极芯片·二维半导体·二硫化钼·中国芯片
国科安芯7 天前
面向商业航天的高可靠电机控制系统:从环境约束到芯片实现
单片机·嵌入式硬件·架构·risc-v·安全性测试
嵌入式小企鹅7 天前
阿里编程模型赶超、半导体涨价蔓延、RISC-V新品密集上线
人工智能·学习·ai·程序员·risc-v·芯片
Kang.lee7 天前
2026.4.5【soc设计经验分享】soc信息安全之jtag鉴权
soc·risc-v·asic
fe7tQnVan7 天前
.NET 11 预览版 1 中的新兴架构演进:RISC-V 与 LoongArch 支持的深度技术解析与生态展望
架构·.net·risc-v
努力的章鱼bro8 天前
操作系统-net
c++·操作系统·dma·risc-v
努力的章鱼bro9 天前
操作系统-FileSystem
c++·操作系统·risc-v·filesystem
OpenAnolis小助手16 天前
玄铁 C950 发布!龙蜥社区加速 RISC-V 云计算落地
云计算·操作系统·龙蜥社区·risc-v