RISC-V特权架构 - 中断注入

中断注入

  • [1 中断注入的作用](#1 中断注入的作用)
  • [2 mip寄存器](#2 mip寄存器)
  • [3 中断注入后的处理过程](#3 中断注入后的处理过程)

本文属于《 RISC-V指令集基础系列教程》之一,欢迎查看其它文章。

1 中断注入的作用

  • 中断注入,就是在M模式下,手动向S模式去产生一个中断。

比如:向mip寄存器的bit5(STIP)写1,S模式就会产生一个时钟中断。

设置mip寄存器中的STIP字段,相当于把M模式下的定时器中断,注入S模式,并由S模式的操作系统处理。

  • 中断注入,类似于软件中断,由软件来产生。

相对而言是硬件中断,硬件中断,一般是靠GPIO引脚的高低电平来触发。

2 mip寄存器

3 中断注入后的处理过程

注入中断后,在mip寄存器中,对应bit指示了,发生了何种中断。

对于该中断的处理过程,与正常中断处理流程一致,可参考《RISC-V特权架构 - 模式切换与委托》中《中断处理时模式切换》章节。

主要就是:

  • 判断mideleg,是否委托;
  • 以便更新M或S模式寄存器 ;
  • 然后,进入M或S模式;
  • 然后,跳转到M或S模式的异常向量表基址,进行中断处理;
  • 最后通过mret或sret,返回到之前的模式和pc地址,继续执行。

比如,我们在调试时,就发现OS在处理M模式下时钟中断时,有如下过程:

  • 运行于S模式下的OS,首先会检测到,M模式下时钟中断(mip.MTIP=1);
  • 然后,默认进入M模式,在M模式的中断处理代码(位于riscv-pk固件异常向量表)中,并没有做特殊处理,只是将mip.MTIP注入到mip.STIP(mip.STIP=1),便退出了M,回到S模式;
  • 下一次,当S模式下的OS,检测到,S模式下时钟中断(mip.STIP=1)时,便会按照正常中断处理流程,来处理该中断。

因此,我们看起来,像是固件异常处理代码,伪造了一个S模式下时钟中断,这个过程,就叫做中断注入。

相关推荐
早日退休!!!1 天前
ARM A核、ARM M核、X86与RISC-V架构:寄存器作用及上下文处理差异报告
arm开发·架构·risc-v
国科安芯4 天前
商业卫星多轴步进驱动系统的抗辐照MCU集成方案
运维·网络·单片机·嵌入式硬件·安全·安全威胁分析·risc-v
农民真快落5 天前
【操作系统】手撸xv6操作系统——types.h/param.h/memlayout.h/riscv.h/defs.h头文件解析
操作系统·risc-v·嵌入式软件·xv6
国科安芯7 天前
低轨卫星姿态调整系统的抗辐照设计与工程实现
运维·网络·嵌入式硬件·安全·架构·安全威胁分析·risc-v
高新打工人12 天前
RISC-V(一):RV32I(RISC-V 32 位基础整数指令集)
risc-v·rv32i
高新打工人12 天前
RISC-V(二):RV32E(RISC-V 32 位嵌入式精简扩展)
risc-v·rv32e
^_scv_^13 天前
RISC-V 64架构专题四(xv6操作系统接口机制分析)
risc-v
yuezhilangniao14 天前
信创问题:从CPU到外设的统一- 拥抱 RISC-V
嵌入式硬件·risc-v
国科安芯15 天前
RISC-V 异常中断机制全解析
运维·单片机·嵌入式硬件·安全·risc-v·安全性测试
^_scv_^15 天前
RISC-V 64架构专题三(D1芯片xv6操作系统的移植)
risc-v