【紫光同创盘古PGX-Lite 7K教程】——(盘古PGX-Lite 7K开发板/PGC7KD-6IMBG256第七章)数字钟实验例程

本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(www.meyesemi.com)

适用于板卡型号:

紫光同创PGC7KD-6IMBG256开发平台(盘古PGX-Lite 7K)

仅需一根TypcC线,插上即用,轻松操作。兼容下载器的一体版,配套资料丰富, 快速掌握国产FPGA!

一:盘古PGX-Lite 7K开发板简介

PGX-Lite 7K 开发板是一套基于紫光同创 compa 系列 PGC7KD-6IMBG256 芯片为核心的开 发套件,支持主自加载双启动功能,集成板载 jtag 调试接口,支持 Type-C 转串口通信,同 时预留非常丰富的扩展 IO、数码管、按键、led 灯等硬件资源,在提供用户基础的硬件环境 基础上,满足用户更加灵活的需求。

二:实验目的

设计一个具有计时功能和校时功能的数字时钟。

三:实验要求

数码管显示小时和分钟,秒钟用 LED 闪烁标识。

三个按键用于时钟校准。

K0 用于切换正常计时,校准小时和分钟

K1 用于时钟的"+"

K2 用于时钟的"-" 校准相应的刻度,该数码管闪烁。

四:实验原理

从上述的实验要求分析可得到此数字钟我们实现过程中要注意两个功能点:

1、计时显示功能:LED 闪烁显示秒钟读秒,数码管右侧两位显示分钟计时,

数码管左侧两位显示时钟计时;

此功能的实现由两个细节功能实现:1S 计时控制,与前面的实验中需要 计时功能模块实现方式一致,注意此处计时的周期为 1S 即可;计时过程中进 位控制;进位控制有四处需要进位:

2、计时校准功能:通过对应按键控制调整分钟计时与时钟计时,调整的过程中对应位需要闪烁; 此项功能中注意两点:调整对应位,数码管该位进行闪烁;调整时注意进位;

基于上述分析我们将项目分成两个部分:

  1. 时钟计时与控制。

  2. 数码管显示控制。

五:实验源码(完整源码查看 demo 源文件)

顶层设计

输入输出信号如下表:

数字时钟产生与控制模块设计

在此模块中我们要实现前面描述的两个主要的功能点:计时与控制;

输入输出信号如下表:

Module 设计的关键点如下(完整 module 查看源文件):

时钟分频模块

数码管显示模块设计

数码管显示模块相比前一个实验需要增加一个功能:当进入校准模式时数码 管的校准位需要进行闪烁,故而引入一个 1S 的周期信号,在 1S 时间内 0.5s 正 常点亮,0.5s 不点亮使得数码管闪烁;闪烁对应位需要引入按键控制输出的 dig_ctl 信号(前面代码中有描述);

闪烁控制的模块设计如下:

六:实验现象

加载后的显示结果为:数码管显示从 00:00 开始,LED1 闪烁(1 次/s);

按轻触按键 KEY0,进入校准模式,第一次按下 KEY1,进入分钟低位计数 校准调节,之后再次按下 KEY0,校准位将会往左移动 1 位,直到校准位为时钟 计数高位时,按下 KEY0 将推出校准模式,进入正常计数模式;

在校准模式中按下轻触按键 KEY1 一次,对应校准位加 1,在可计数的最大 值时会归 0;

在校准模式中按下轻触按键 KEY2 一次,对应校准位减 1,在减到 0 时会置 位为可计数的最大值;

相关推荐
Punchline_c4 小时前
IP核之PLL
fpga开发
奋斗的牛马5 小时前
硬件工程师-基础知识电阻(四)
单片机·嵌入式硬件·学习·fpga开发
amberman6 小时前
解读 PCIe Gen6 RAS
驱动开发·fpga开发·硬件工程
9527华安20 小时前
FPGA纯verilog实现 2.5G UDP协议栈,基于1G/2.5G Ethernet PCS/PMA or SGMII,提供14套工程源码和技术支持
5g·fpga开发·udp·ethernet·verilog·sgmii·2.5g udp
奋斗的牛马1 天前
硬件基础知识-电容(一)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
li星野1 天前
打工人日报#20251110
fpga开发
0基础学习者2 天前
跨时钟域处理
fpga开发·verilog·数字ic
FPGA_小田老师2 天前
Xilinx FIFO Generate IP核(8):FIFO设计常见问题与解决方案
fpga开发·fifo generate·fifo常见问题·fifo异常定位·fifo丢数·fifo读数重复
范纹杉想快点毕业2 天前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生2 天前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛