Q：本期我们再添加一个PIO组件设为输入，创建Nios II工程读取输入值显示在LED上。
**A：**在前2期创建的控制LED工程的Platform Designer系统基础上再添加一个PIO核，参数设置为18位和单向输入模式，表示DE2-115开发板上的18个滑动开关，这样可以分别对应18个红色LED。
Generate新的系统，并在.v顶层文件实例化系统，分配引脚最后编译Quartus硬件工程生成.sof文件烧录到FPGA，即配置新的Nios II系统。
相关推荐
博览鸿蒙1 小时前
成为一个年薪30W+的FPGA工程师是一种什么体验？喜欢丸子头17 小时前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率，FPGA工作时钟为采样率的1/4，同一个时钟周期来四个数据。璞致电子17 小时前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册红糖果仁沙琪玛1 天前
fpga iic协议嵌入式-老费1 天前
Zynq开发实践（FPGA之pwm输出）hexiaoyan8271 天前
光纤加速的板卡设计原理图：基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡XiaoChaoZhiNeng1 天前
Altera Quartus17.1 Modelsim 库编译与仿真燎原星火*2 天前
FPGA复位博览鸿蒙2 天前
FPGA笔试面试常考问题及答案汇总9527华安2 天前
FPGA实现Aurora 64B66B图像视频点对点传输，基于GTY高速收发器，提供2套工程源码和技术支持