加速vivado编译工程

  • 系统环境:windows11
  • IDE环境:vivado2023.2
  • 工程:vivado自带的example project(wave_gen)

Vivado支持多线程,可进一步缩短编译时间,这需要通过如下的Tcl脚本进行设置。综合阶段,Vivado可支持的最大线程数为4。布局布线阶段,可支持的最大线程数为8。

通过 get_param general.maxThreads 可知当前工程使用的线程数,如下图所示,Windows系统的最大线程数默认值为2。

生成bitstream,观察整个流程的耗时。

编写TCL脚本,并且在vivado中分别设置在综合前使用和实现前使用(tcl.pre)

# set_threads.tcl
set_param general.maxThreads 4


生成bitstream,观察整个流程的耗时。

可能是因为工程小的原因,可以看出提升并不大,下次在大工程中试试。

相关推荐
贝塔实验室2 天前
FPGA三模冗余4项关键技术(二)
fpga开发·系统架构·系统安全·硬件架构·硬件工程·fpga·安全架构
stm 学习ing5 天前
HDLBits训练6
经验分享·笔记·fpga开发·fpga·eda·verilog hdl·vhdl
stm 学习ing6 天前
HDLBits训练4
经验分享·笔记·fpga开发·课程设计·fpga·eda·verilog hdl
乘风~&7 天前
fpgafor循环语句使用
fpga
stm 学习ing7 天前
HDLBits训练5
c语言·fpga开发·fpga·eda·hdlbits·pld·hdl语言
stm 学习ing9 天前
HDLBits训练3
c语言·经验分享·笔记·算法·fpga·eda·verilog hdl
tiger1199 天前
制造研发企业与IPD管理体系
项目管理·制造·fpga·芯片·半导体·ipd
超级大咸鱼9 天前
CW信号的正交解调
matlab·verilog·fpga·数字信号·解调·正交解调·cw
十三啊嘞11 天前
Vivado安装System Generator不支持新版Matlab解决方法
fpga·vivado
别出BUG求求了16 天前
Vivado生成比特流时opt_design跑了很久;Vivado Implementation缺少一些逻辑的实现;一些逻辑被优化
vivado·实现