加速vivado编译工程

greatdan2024-05-11 9:54
  • 系统环境：windows11
  • IDE环境：vivado2023.2
  • 工程：vivado自带的example project（wave_gen）

Vivado支持多线程，可进一步缩短编译时间，这需要通过如下的Tcl脚本进行设置。综合阶段，Vivado可支持的最大线程数为4。布局布线阶段，可支持的最大线程数为8。

通过 get_param general.maxThreads 可知当前工程使用的线程数，如下图所示，Windows系统的最大线程数默认值为2。

生成bitstream，观察整个流程的耗时。

编写TCL脚本，并且在vivado中分别设置在综合前使用和实现前使用（tcl.pre）。

# set_threads.tcl
set_param general.maxThreads 4


生成bitstream，观察整个流程的耗时。

可能是因为工程小的原因，可以看出提升并不大，下次在大工程中试试。

相关推荐
沐欣工作室_lvyiyi3 天前
基于物联网的智能蔬菜仓库设计（论文+源码）
人工智能·stm32·单片机·嵌入式硬件·物联网·fpga
RunningCamel5 天前
[Vivado报错] [Runs 36-527] DCP does not exist
verilog·fpga·vivado报错
北城笑笑8 天前
FPGA 28 ，基于 Vivado Verilog 的呼吸灯效果设计与实现（ 使用 Vivado Verilog 实现呼吸灯效果 ）
fpga开发·fpga
涛tao讲道14 天前
FPGA的IP核接口引脚含义-快解
接口·fpga·vivado·xilinx·ip核·涛tao讲道·抗单粒子翻转
鹏展-penggeon18 天前
verilog 编写猫狗过河实验
fpga
乘风~&25 天前
fpga学习入门 串口rs232回环
fpga
迎风打盹儿1 个月前
VIVADO ILA IP进阶使用之任意设置ILA的采样频率
ip·vivado·vio·采样频率·ila·在线调试
迎风打盹儿1 个月前
VIVADO FIFO (同步和异步) IP 核详细使用配置步骤
ip·verilog·fpga·vivado·fifo
Ruoyo1761 个月前
关于编写测试用例的细枝末节
测试用例·fpga
北城笑笑1 个月前
FPGA 21 ，深入理解 Verilog 中的基数，以及二进制数与十进制数之间的关系（ Verilog中的基数 ）
fpga开发·fpga
热门推荐
01本地部署DeepSeek教程（Mac版本）02如何在WPS和Word/Excel中直接使用DeepSeek功能03DeepSeek本地部署详细指南04DeepSeek各版本说明与优缺点分析05本地化部署AI知识库：基于Ollama+DeepSeek+AnythingLLM保姆级教程06DeepSeek r1本地安装全指南07太炸裂了！清华大学deepseek从入门到精通使用手册又出第三版了，《普通人如何抓住DeepSeek红利》（无套路，直接下载）08DeepSeek R1本地化部署 Ollama + Chatbox 打造最强 AI 工具09在Windows下安装Ollama并体验DeepSeek r1大模型10Page Assist - 本地Deepseek模型 Web UI 的安装和使用