加速vivado编译工程

  • 系统环境:windows11
  • IDE环境:vivado2023.2
  • 工程:vivado自带的example project(wave_gen)

Vivado支持多线程,可进一步缩短编译时间,这需要通过如下的Tcl脚本进行设置。综合阶段,Vivado可支持的最大线程数为4。布局布线阶段,可支持的最大线程数为8。

通过 get_param general.maxThreads 可知当前工程使用的线程数,如下图所示,Windows系统的最大线程数默认值为2。

生成bitstream,观察整个流程的耗时。

编写TCL脚本,并且在vivado中分别设置在综合前使用和实现前使用(tcl.pre)

复制代码
# set_threads.tcl
set_param general.maxThreads 4


生成bitstream,观察整个流程的耗时。

可能是因为工程小的原因,可以看出提升并不大,下次在大工程中试试。

相关推荐
鬼手点金12 小时前
FPGA常用型号参考
fpga开发·verilog·vivado·xilinx·vhdl·altera·lattice
FPGA-ADDA13 小时前
雷通微系统推出RTSD2605:RFSoC + 英伟达GPU一体化信号处理平台
信号处理·fpga·rfsoc·zu47dr·47dr
FPGA小迷弟2 天前
Vivado中高速收发器GTX/GTH的配置与调试实战
fpga开发·fpga·硬件开发
FPGA小迷弟2 天前
Vivado ILA与VIO调试工具实战指南:从入门到精通
fpga开发·fpga·硬件开发
FPGA小迷弟2 天前
FPGA状态机设计详解:从Moore到Mealy的完整指南
fpga开发·fpga
我爱C编程5 天前
基于FPGA的DSB调制解调系统verilog开发
fpga开发·verilog·fpga·dsb
学习FPGA的电气小兴兴6 天前
基于FPGA的DDS信号发生器设计,生成频率可调的正弦波、三角波、锯齿波和方波
fpga开发·数字信号处理·fpga·vivado·dsp·dds·diy
Hi2024021711 天前
Vortex 3.0 + xcvu19p CMD_MEM_WRITE 调试
fpga·rtl·vortex
Hi2024021718 天前
Cortex-A53 + GIC700 + Boot BRAM Vivado 全流程复现
arm·fpga·vivado
Eloudy18 天前
Holoscan Sensor Bridge 入门指南(Getting Started)
gpu·fpga·rdma