|------|---|---|---|---|---|---|---|
| 实验名称 | 通信系统的构建 |||||||
| 实验目的: 实现一个通信系统的构建,要求传输两路正弦波,和一路视频信号,要求在接受端完整接受正弦信号和视频信号。 一、实验原理: 数字通信系统的一般模型: 数字通信系统的一般模型中各组成部分的主要功能: 1. 信源编码和信源解码:信源编码有两个作用,其一,进行模/数转换;其二,数据压缩,即设法降低数字信号的数码率,提高数字信号传输的有效性。信源解码的作用是进行数/模转换。 2. 信道编码与信道解码:数字信号在信道中传输时,由于噪声影响,会引起差错,信道编码就是要降低传输的差错率,对传输的信息码元按一定的规则加入保护成分(监督元),组成所谓"抗干扰编码"。接收端的信道解码器按一定规则进行解码,从解码过程中发现错误或纠正错误,从而提高通信系统抗干扰能力,提高传输可靠性。 3. 加密器和解密:在需要实现保密通信的场合,为了保证所传信息的安全,人为将被传输的数字序列扰乱,即加上密码,这种处理过程叫加密。在接收端利用与发送端相同的密码复制品对收到的数字序列恢复原来信息,这个过程叫做解密。 4. 调制器和解调器:数字调制的任务是把各种数字基带信号转换成适应于信道传输的数字频 ||||||||
| 1、平台简介 无线通信系统综合实验平台采用开放式硬件架构,模块功能和系统功能可重构,学生既可用设备随机提供的软件完成原理实验和系统实验,也可用自已设计开发的软件重构无线通信信号处理过程中任一个节点功能或完整的无线通信系统功能,完成创新开发实训。 无线通信系统每个模块的功能是通过FPGA实现的,学生进行系统节点功能或系统功能开发实际上就是设计FPGA算法,这对低年级的本科学生来说有一定难度,掌握起来比较困难;针对上述问题,我们将无线从信源到终端整个过程的各种算法封装成80多个控件,学生可通过拖放控件、设计信号流程(连线)、配置模块参数,完成无线通信系统单元级或系统级设计,训练学生掌握并理解:各通信单元功能、通信单元接口匹配、无线通信系统构建、无线通信系统性能测量;从而达到: 1.控件组合,信号测试加深学生对各功能单元认知; 2.直观形象了解通信系统构建、通信系统信号处理流程; 3.选择通信单元信号处理方式,系统性能测试,掌握影响通信系统性能因素; 2、功能说明 无线通信系统基带部分共有8个模块,分别是A1-A8模块,每个模块均能过软件重构功能,因此8个基带模块我们也称8个模块。 A1到A8共8个模块。从左往右从上往下依次是:A1信号源与抽样脉冲、A2信源编码与时分复用、A3信道编码与线路编码、A4频带调制、A5频带解调、A6信道译码与线路译码、A7时分解复用与信源译码、A8终端输出。 每个模块都有输入或输出节点,每个节点有两个重要属性:数据的流向(信号总是由前面的模块流向后面的模块)和数据的类型(数字信号、模拟信号、线路编码信号)。 单元功能设计首先明确该功能对应的开发模块,然后在"无线通信系统设计桌面"上(见图1)用鼠标双击相应的开发模块,"无线通信系统设计桌面"切换成"模块功能设计桌面",学生可在"模块功能设计桌面"进行控件拖放、信号流向设计(连线)、控件参数配置、虚拟仪器验证等功能设计(见图2); 每个模块有独自的虚拟仪器如信号源、示波器、逻辑分析仪、误码仪等。 学生设计开发可以在设备现场进行,也可通过网络在远端浏览器上完成,浏览器观察信号均为硬件产生实时信号2。 通信系统设计桌面 模块功能设计页面 实验过程 首先,我们需要对每个模块的原理及其功能进行初步了解,便于接下来的学习及其使用。信号发生器负责生成数字信号,为调制器提供输入信号;调制器则将数字信号转换为模拟信号,以便在传输介质中传输;传输介质可以是有线或无线的,其作用是将模拟信号从发送端传输到接收端;接收端的解调器负责将模拟信号转换回数字信号,以便最终接收器进行处理。即整个实验过程满足:信源-信源编码-信道编码-数字调制-信道-数字解调-信道译码-信源译码-信宿。 在搭建数字通信系统实验箱时,我们必须确保每个组件连接正确并稳定。包括确保信号发生器生成的信号发送到调制器,调制器连接到传输介质,传输介质连接到解调器,以及解调器连接到信号接收器。 使用信号发生器产生数字信号时,我们调整信号参数以模拟不同类型的数字数据,例如调整信号的频率、振幅或脉冲宽度等。之后,将数字信号经过调制器进行调制,选择合适的调制方式,可选择的方式有ASK(振幅键控)、FSK(频率键控)或PSK(相位键控)等,并调整调制参数以适应特定的传输环境和需求。 接下来,将调制后的信号通过选定的传输介质进行传输。在传输过程中,我们确保传输通道的稳定性和可靠性,以确保信号能够准确地到达接收端。 最后,在信号接收端,我们使用解调器对接收到的信号进行解调。解调器的作用是将模拟信号转换回数字信号,以便最终的信号接收器能够对其进行处理和解码,从而还原出原始的数字信号。 1.信源编码模块设计 首先使用模拟信号输入模块,双路AD采集,采样率256k,采集上一个板子送过来的信号源和抽样脉冲,精度为16位。PCM编码模块、CVSD编码模块的原始信号都是由该AD采集。 1. 使用了两个带通滤波器模块,该模块为300-3400HZ带通滤波器。AD模块采集的信号一般含噪声和谐波分量,该模块可以将AD采集进来的谐波和噪声滤除。并将信号分别送入PCM编码模块和CVSD编码模块。 2. CVSD模块,该控件完成CVSD编码,。 3. 串并转换模块可以将输入64k串行数据, 输出8k的8位并行数据。可以将串行输出的cvsd编码数据并行送入时分复用控件。 4. PCM编码该控件完成PCM编码,编码规则为u律。采样率8k。编码输出通过并串转换后可以得到64k数字信号。 5. 开关码模块1通过设置拨码开关的值,来产生8位并行数据。通过链接时分复用模块的帧头,对帧头进行设置。 6. 时分复用模块共四个时隙,这里我们运用到了8个时隙,摄像头占用了4个时隙,每个时隙8bits,帧率为8k,所以同步时钟为256kbs。时分复用的作用是将提供给整个信道传输信息的时间划分成若干时间片(简称时隙),并将这些时隙分配给每一个信号源使用,保证资源的利用率。 7. 数字信号输出模块将二进制数字信号送往A3或者A7模块。 8. 最后用示波器观察数字信号输出的波形 信号发生及信源编码 数字信号及调制信号 2.信道编码 1. 数据输入模块获取来自信源编码模块的数字信号。 2. 串并转换模块时钟可设,1位转16位的串并转换控件。 信源编码送来的数据需要经过串并转换后才能进行信道编码。 3. 汉明编码模块时钟可设,将送进去的16位数据分成4组*4bit,每组单独编码得到4组*7bit。 汉明码在传输的消息流中插入验证码,当计算机存储或移动数据时,可能会产生数据位错误,以侦测并更正单一比特错误。 4. 组帧模块时钟可设。在进行编码时,为了便于同步,将两组编码数据进行组帧。 5. 并串转换模块时钟可设,64位转1位的并串转换控件。信道编码后的数据需要转化为1bit的二进制信号才能送到A4模块或者A6模块。 6. 数字信号输出模块:将二进制数字信号送往A4调制或者送到A6译码。 信道编码 逻辑分析仪显示信号 3 . 数字 调制 PSK调制如图所示,基带信号(A3数字信号输入)符号映射后与载波分别送DA转换器连接到乘法器的输出端。 1. A3数字信号输入模块:获取来自A3模块的数字信号。 2. PSK符合映射:对于二进制信号 ,值为0或者1。我们在psk调制的实现算法里有一个乘法实现法。1乘以载波,输出同相。0乘以载波等于0,而不是载波的反相。因此,这里需要将0转换成-1。为了输出的幅度饱和,这里使用±16384来映射01。 3. NCO 1控件:数字控制振荡器(NCO,numerically controlled oscillator)是软件无线电、直接数据频率合成器(DDS,Direct digital synthesizer)等的重要组成部分,同时也是决定其性能的主要因素之一,用于产生可控的正弦波或余弦波。 4. 乘法器1:实现乘法功能, 两个16位有符号数输入,一个32位有符号数输出。 DA输出控件:调制后的信号需要通过DA转换器转换为模拟信号输出到A5 数字调制 调制信号 4****.**** 数字解调 1. 调制输入模块:从上一个板子A4接收到的调制输出,在这个解调控件先要转换成数字信号。因为频带信道干扰较大,所以采集到的信号可能有点毛糙。 2. 乘法器:两个16位有符号数相乘,得到32位无符号数。如果送入的数不足16位,则会被扩展到16位。 3. VCO模块:做PSK解调时,第一步就是设置VCO载波频率。设置载波频率后,可以输出正弦信号和余弦信号,这个和A4的NCO一致。多了一个信号调节(delta_phase)用于纠正相位差。正相(反相)按钮使输出相位跳转180°,用于PSK纠正相位模糊。 4. 环路滤波器模块:通过环路滤波器获取载波信息。图中C1和C2由环路滤波器带宽、码元间隔和系统增益等决定。 5. 双通道低通滤波器:该滤波器两个通道时延完全同步,并且带宽为VCO输出载波频率的1.5倍,可以有效滤波PSK相干解调时的二次谐波。 6. 乘法器:两个16位有符号数相乘,得到32位无符号数。如果送入的数不足16位,则会被扩展到16位。 7. 抽样判决与位同步模块:将需要判决的信号送入该控件,然后调节判决电平至合适位置,选择需要恢复出的时钟频率,就可以恢复出数字信号和同步时钟。送入的信号眼图良好,才可以判决。 8. 数字信号输出模块:将二进制数字信号送往A6。 数字解调 5. 信道译码 汉明译码过程包括数字信号输入、帧同步、拆帧、汉明译码、并串转换模块、数字信号输出模块。过程与编码正好相反。 1. A5数字信号输入控件:获取来自A5模块的解调输出的数字信号。 2. 帧同步模块:A3模块信道编码后,输出的是数据帧,译码端要做的第一件事就是将串行送入的译码数据帧同步,然后转换为同步好的一帧一帧的并行数据输出。输出并行数据的时钟是串行输入时钟的1/64. 3. 拆帧模块:这个拆帧控件某种意义上就是一个并串转换控件。我们编码时,两个数据块组成一帧数据。现在要做的是将这两个数据块依次送入译码控件。需要注意的是,一帧里有两个数据块,所以输出时钟是输入时钟的2倍。 4. 汉明译码:编码时是加校验位,译码时是去校验位,所以位宽从7*4变成了4*4。值得注意的是,未纠错输出就是直接将数据位输出,而未经过校验。 5. 并串转换模块:时钟可设,15位转1位的并串转换控件。信道译码后的数据位15位并行,如果需要送往A7模块,必须转换为串行数据。 6. 数字信号输出模块:将二进制数字信号送往A7作后续处理。 信道译码 6. 信源译码 1. A6数字信号输入模块:获取来自A6模块的数字信号。 2. 帧同步模块:对送进来256kbs的时分复用信号按照指定的帧头帧同步,然后输出同步后的并行信号。同步用的匹配帧头可以设置。帧脉冲信号指示了同步状态。 3. 将送进来的时分复用信号分成四路信号,四路信号的顺序应该和复接端一致。 4. PCM译码模块:这是一个8k的pcm译码控件。将PCM编码数据转化为量化数据。 5. 并串转换模块:输入8k的8位并行数据,输出64k串行数据。 6. CVSD译码模块:对串行输入的二进制CVSD编码数据进行译码并且滤波。编码时钟和编码量阶要和CVSD编码控件设置一致。图中除了输入和输出节点外,还有一些中间节点可以测量。 7. 插值低通滤波器:这是一个8k 输入采样64k输出的采样的上抽低通滤波器,滤波器截止频率为4k。 8. 模拟信号输出模块:进行现场实验时,可以将pcm译码或者cvsd译码数据送到该控件,然后通过DA转换后,使用实际示波器观察波形。 信源编码 最终结果显示我们在接收端完整的收到了两路正弦信号以及一路视频信号 ||||||||
| 实验总结 我们小组在构建数字通信系统的实验中取得了令人鼓舞的进展!通过一系列的实验步骤,包括信源编码、信道编码、数字调制、数字解调等,我们深入了解了数字通信系统的构建和工作原理。在实验过程中,我们也意识到了不同调制方式对信号传输性能的影响,并从中学到了重要的教训。尽管最初准备采用QPSK调制,但由于经验不足,在系统搭建过程中频繁出现错误。这促使我们认识到在实际应用中,必须根据需求选择最合适的调制方式。最终,我们决定采用PSK调制,因为它能更好地反映信号的调制。此外,我们还发现PSK调制可能会引发相位模糊的问题,但通过以前的学习和探索,我们成功地解决了这一难题,采用了DPSK的码反变换方法。这一过程不仅帮助我们解决了问题,还进一步加深了我们对数字通信系统工作原理的理解。 通过这次实验,我们不仅扎实掌握了理论知识,还积累了宝贵的实践经验。实际操作不仅让我们更深入地理解了数字通信系统,还使我们掌握了调制解调等关键技术的实践运用。面对各种挑战和问题,我们不断学习、解决,这些经历不仅为我们积累了宝贵的经验,也使我们对数字通信系统有了更为深入的认识。未来,我们将继续努力,将所学应用于实践,不断提升自己在数字通信领域的能力和水平。 ||||||||
| josn系统配置文件:RZ9692实训开发通信系统构建资源-CSDN文库 ||||||||
RZ9692实训开发通信系统构建(含配置json配置文件)
Tony小周2024-05-12 13:53
相关推荐
9527华安3 小时前
FPGA实现MIPI转FPD-Link车载同轴视频传输方案,基于IMX327+FPD953架构,提供工程源码和技术支持热爱学习地派大星3 小时前
FPGA远程升级 -- FLASH控制szxinmai主板定制专家11 小时前
【国产NI替代】基于国产FPGA+兆易创新GD32F450的全国产16振动+2转速(24bits)高精度终端采集板卡szxinmai主板定制专家13 小时前
【国产NI替代】基于FPGA的32通道(24bits)高精度终端采集核心板卡HIZYUAN18 小时前
AGM FPGA如何配置上拉或者下拉电阻∑狸猫不是猫19 小时前
(13)CT137A- 简易音乐盒设计ThreeYear_s1 天前
基于FPGA 的4位密码锁 矩阵键盘 数码管显示 报警仿真Anin蓝天(北京太速科技-陈)1 天前
252-8路SATAII 6U VPX高速存储模块如何学会学习?1 天前
2. FPGA基础了解--全局网络Anin蓝天(北京太速科技-陈)1 天前
271-基于XC7V690T的12路光纤PCIe接口卡