FPGA新起点V1开发板（六-语法篇）——verilog简介+基础语法

文章目录

• 一、什么是fpga
• 二、HDL
• 三、基础语法知识
• • [3.1 基础知识](#3.1 基础知识)
  • • [3.1.1 逻辑值](#3.1.1 逻辑值)
    • [3.1.2 数据类型](#3.1.2 数据类型)
    • [3.1.3 运算符](#3.1.3 运算符)

一、什么是fpga

跟PLD的定义很像

fpga通俗的讲就是一个可以编程逻辑功能的芯片

二、HDL

就是硬件描述语言，主要是硬件的设计，和软件设计不一样

verilog和C的区别

一个串行，一个并行

着重理解的就是，一个并行的概念和硬件设计的概念

三、基础语法知识

3.1 基础知识

3.1.1 逻辑值

悬空状态，就是不知道是高电平、低电平还是处于低电平和高电平之间

3.1.2 数据类型

寄存器类型：reg 不能定义的时候赋初值,如果没初值，就是未知x

线网类型：wire 不能被赋值 与一个期间相连 没有时为高阻态

参数类型：（类似C语言里面的宏定义）

3.1.3 运算符

看了下，和C语言差不多