FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法

文章目录

一、什么是fpga

跟PLD的定义很像

fpga通俗的讲就是一个可以编程逻辑功能的芯片

二、HDL

就是硬件描述语言,主要是硬件的设计,和软件设计不一样

verilog和C的区别

一个串行,一个并行

着重理解的就是,一个并行的概念和硬件设计的概念

三、基础语法知识

3.1 基础知识

3.1.1 逻辑值

悬空状态,就是不知道是高电平、低电平还是处于低电平和高电平之间

3.1.2 数据类型

寄存器类型:reg 不能定义的时候赋初值,如果没初值,就是未知x

线网类型:wire 不能被赋值 与一个期间相连 没有时为高阻态

参数类型:(类似C语言里面的宏定义)

3.1.3 运算符

看了下,和C语言差不多

相关推荐
Eloudy8 小时前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
upper20209 小时前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子1 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安1 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun2 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun2 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议
忆锦紫2 天前
vivado报错及解决【十】
fpga开发·fpga·vivado
喵喵苗2 天前
FPGA 核心资源解析:FF 触发器(Flip-Flop)—— 时序逻辑的“记忆心脏”
fpga开发
硅农深芯2 天前
LVDS DC参数详解
fpga开发·lvds·dc参数
忆锦紫2 天前
vivado报错及解决【十一】
fpga开发·fpga·vivado·xilinx