示波器眼图怎么看

目录

什么是眼图?

怎么看?

眼图的电压幅度(Y轴)

眼睛幅度和高度

信噪比

抖动

上升时间和下降时间

眼宽


什么是眼图?

眼图(Eye Diagram)是一种用于分析高速数字信号传输质量的重要工具。通过在示波器上重叠多个周期的信号波形,生成一个形状类似于眼睛的图形,这就是眼图。眼图能够直观地展示信号的完整性、抖动和噪声等关键参数。通过观察眼图的开口大小和形状,工程师可以评估信号传输的质量和稳定性,识别并解决潜在的信号完整性问题,从而确保高速数据传输链路(如PCIe)的可靠性。

怎么看?

眼图分为X轴和Y轴,其中Y轴表示电压幅度,X轴表示时间。相信看完本文你也能看懂X轴和Y轴的信息啦!

不过在介绍下面内容之前,需要了解单位间隔(UI)的概念。UI 定义为一个数据位宽,与数据速率有关。例如,在 9.8 Gbps 数据流中,一个 UI 相当于 102 ps。对于 2.0 Gbps 数据流,一个 UI 相当于 500 ps。一个眼图一般会显示2个UI,左侧1/2UI展示半个眼图,中间1个UI展示完整眼图,右侧1/2UI展示半个眼图。好了,让我们正式开始介绍眼图的Y轴和X轴。

眼图的电压幅度(Y轴

Y轴涉及到的主要概念包括:"1"电平/"0"电平、眼图幅度、高度以及眼图交叉百分比。

"1"电平(One Level)和"0"电平(Zero Level)

"1"电平为眼图顶部中间20% UI(也称为40%到60%区域)内捕获的所有数据样本的直方图平均值。同"1"电平,"0"电平是眼图底部中间20%UI内捕获的所有数据样本的直方图平均值。

眼睛幅度和高度

  • 眼图幅度:"1"电平和 "0"电平之间的差值。使用的计算值是所示两个直方图的平均值,在眼图交叉的中间 20% 区域内测量。

  • 眼图高度:通过计算"1"电平和"0"电平直方图内部3s点之间的差值。

信噪比

信噪比(SNR, Signal-to-Noise Ratio)是衡量信号质量的一个重要参数。它表示信号相对于噪声的强度,信噪比越高,意味着信号质量越好,噪声对信号的影响越小。在眼图中,信噪比可以定义为信号的有效电压(通常是信号的峰峰值电压)与噪声电压的比值。噪声电压是指在信号传输过程中叠加在信号上的不期望的电压变化。

在眼图中,垂直开口越大,表示信号电压相对于噪声电压的差距越大,信噪比越高。眼图中的噪声带宽越窄,表示噪声电压越小,信噪比越高。常见的噪声源包括电源噪声、环境电磁干扰、PCB布局等都会影响噪声电压。

抖动

抖动是指信号过渡时间(如上升沿或下降沿)的随机或周期性变化。抖动会导致信号过渡点的不确定性和不稳定性。抖动可以是由由随机噪声引起的随机抖动,其呈高斯分布,也可以是由系统性的干扰或模式引起确定性抖动。抖动会缩小眼图的水平开口,降低时间裕度,使接收端更难准确采样信号,进而影响数据传输的可靠性。

上升时间和下降时间

上升时间是指信号从低电平过渡到高电平所需的时间,比如下图中20%电压值过渡到80%电压值。上升时间过长会导致信号边沿变得缓慢,可能导致码间干扰(ISI),影响信号的频率响应和系统的传输速度。同理下降时间。

眼宽

眼宽表示在一个比特周期内,信号的稳定时间窗口。具体来说,眼宽是在垂直轴上选定一个电压阈值水平时,信号在水平轴上的时间开口。它反映了信号在给定电压水平下的时间裕度(时间容忍度)。

眼宽越大,表示信号抖动越小,时间裕度越大。信号在接收端能够稳定采样的时间窗口越宽,系统的可靠性和性能越好。较大的眼宽意味着接收端有更大的容错时间,能够在正确的时间点采样到有效信号,从而降低误码率。同时,较大的眼宽表明信号对抖动和噪声的敏感性较低,系统具有更好的抗干扰能力。

相关推荐
FPGA之旅18 小时前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot19 小时前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf19 小时前
状态机的设计
fpga开发
szxinmai主板定制专家1 天前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda2 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安3 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search73 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发