cordic IP核中,sin and cos的使用

参考视频:FPGA IP之CORDIC_哔哩哔哩_bilibili

FPGA IP之CORDIC使用与仿真_哔哩哔哩_bilibili

一、参数说明

functional selection

rotate是旋转,sin and cos是计算这两个三角函数,sinh和cosh是计算双曲正弦和双曲余弦

phase format

对于相位格式有两种表示方法,分别是

前者放缩到-π到+π,后者放缩到-1到+1,另外由于π实际上是一个无限不循环小数,所以使用前者可能会造成一些精度上的误差,建议使用后者,即scaled radians

输入输出选项

如果直接采用截断(truncate),可能会产生频率上的直流分量

故在这里我们选用的舎入方式是round pos inf,向正无穷大舎入

nonblocking mode的时序

只有两组数据的valid和ready同时拉高,才会计算他们的乘积。

其余保持默认

最终用于仿真的IP核配置

计算指数结果需要注意的

参考csdn: Vivado使用Cordic IP计算e^ix(复e指数函数)_vivado cordic指数-CSDN博客

输入输出位宽不一样

,输入位宽是2qn,因为输入的时候还有可能大于一,但是计算sin和cos的话,值在-1到1之间,那么就只需要1qn

输出的高位是sin,低位是cos,这样就会很方便,因为正好fft也是高位是虚部,低位是实部

相关推荐
ThreeYear_s5 小时前
基于FPGA实现数字QAM调制系统
fpga开发
小飞侠学FPGA6 小时前
VIVADO的IP核 DDS快速使用——生成正弦波,线性调频波
fpga开发·vivado·dds
博览鸿蒙11 小时前
成为一个年薪30W+的FPGA工程师是一种什么体验?
fpga开发
喜欢丸子头1 天前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子1 天前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛1 天前
fpga iic协议
fpga开发
嵌入式-老费1 天前
Zynq开发实践(FPGA之pwm输出)
fpga开发
hexiaoyan8271 天前
光纤加速的板卡设计原理图:基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡
嵌入式硬件·fpga开发·光纤加速板卡·国产化板卡·xcvu9p板卡·xcvu9p
XiaoChaoZhiNeng2 天前
Altera Quartus17.1 Modelsim 库编译与仿真
fpga开发
燎原星火*3 天前
FPGA复位
fpga开发