cordic IP核中,sin and cos的使用

参考视频:FPGA IP之CORDIC_哔哩哔哩_bilibili

FPGA IP之CORDIC使用与仿真_哔哩哔哩_bilibili

一、参数说明

functional selection

rotate是旋转,sin and cos是计算这两个三角函数,sinh和cosh是计算双曲正弦和双曲余弦

phase format

对于相位格式有两种表示方法,分别是

前者放缩到-π到+π,后者放缩到-1到+1,另外由于π实际上是一个无限不循环小数,所以使用前者可能会造成一些精度上的误差,建议使用后者,即scaled radians

输入输出选项

如果直接采用截断(truncate),可能会产生频率上的直流分量

故在这里我们选用的舎入方式是round pos inf,向正无穷大舎入

nonblocking mode的时序

只有两组数据的valid和ready同时拉高,才会计算他们的乘积。

其余保持默认

最终用于仿真的IP核配置

计算指数结果需要注意的

参考csdn: Vivado使用Cordic IP计算e^ix(复e指数函数)_vivado cordic指数-CSDN博客

输入输出位宽不一样

,输入位宽是2qn,因为输入的时候还有可能大于一,但是计算sin和cos的话,值在-1到1之间,那么就只需要1qn

输出的高位是sin,低位是cos,这样就会很方便,因为正好fft也是高位是虚部,低位是实部

相关推荐
尤老师FPGA10 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4
HX科技10 天前
STM32给FPGA的外挂FLASH进行升级
stm32·嵌入式硬件·fpga开发·flash·fpga升级
sz66cm10 天前
FPGA基础 -- Verilog 驱动强度(drive strength)与电荷强度(charge strength)
fpga开发
海涛高软10 天前
FPGA深度和突发长度计算
fpga开发
hahaha601610 天前
vivado使用非自带的第三方编辑器
fpga开发
芝士不会写代码11 天前
【FPGA学习】DDS信号发生器设计
学习·fpga开发
9527华安11 天前
国产安路FPGA实现MIPI视频解码转HDMI输出,基于SC500摄像头,提供TD工程源码和技术支持
fpga开发·音视频·csi·mipi·dphy·安路fpga·sc500
可编程芯片开发11 天前
基于FPGA的白噪声信号发生器verilog实现,包含testbench和开发板硬件测试
fpga开发·白噪声·snr
风释雪FPGA11 天前
[XILINX]ZYNQ7010_7020_软件LVDS设计
fpga开发
XINVRY-FPGA11 天前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
c语言·c++·人工智能·嵌入式硬件·阿里云·fpga开发·fpga