IOSTANDARD规定了使用哪种可编程I/O标准来配置输入，
目标设备上的输入、输出或双向端口。
重要提示：在Vivado之前，您必须在I/O Bank的所有端口上明确定义IOSTANDARD
Design Suite将根据设计创建比特流。但是，IOSTANDARD不能应用于GT
或XADC。
您可以在单个I/O库中混合使用不同的IOSTANDARD，但是IOSTANDARDs必须
兼容。当组合不同的输入时，必须遵循以下规则，
在单个I/O库中实现输入、输出和双向I/O标准：
1.具有相同输出VCCO要求的输出标准可以组合在一起
银行。
2.具有相同VCCO和VREF要求的输入标准可以组合在一起
银行。
3.具有相同VCCO要求的输入标准和输出标准可以组合
在同一家银行。
4.当将双向I/O与其他标准结合时，确保双向
标准可以满足前三条规则。
Syntax
Verilog Syntax
To set this parameter, place the proper Verilog syntax before the top-level port declaration.
(* IOSTANDARD = "value" *)
Verilog Syntax Example
// Sets the I/O Standard on the STATUS output to LVCMOS12
(* IOSTANDARD = "LVCMOS12" *) output STATUS,
VHDL Syntax
Place the proper VHDL attribute syntax before the top-level port declaration.
Declare and specify the VHDL attribute as follows:
attribute IOSTANDARD : string;
attribute IOSTANDARD of <port_name>: signal is "<standard>";
Where:
• port_name is a top-level port.
VHDL Syntax Example
STATUS : out std_logic;
attribute IOSTANDARD : string;
-- Sets the I/O Standard on the STATUS output to LVCMOS12
attribute IOSTANDARD of STATUS: signal is "LVCMOS12";
XDC Syntax
The IOSTANDARD can also be defined as an XDC constraint on port objects in the design.
set_property IOSTANDARD value [get_ports port_name]
Where
• port_name is a top-level port.
XDC Syntax Example
Sets the I/O Standard on the STATUS output to LVCMOS12
set_property IOSTANDARD LVCMOS12 [get_ports STATUS]