system generator学习记录

System Generator

流程

工具包:

VIVADO 2017.3

Matlab 2017a

图 1‑1 system generator 版本要对应才能打开

打开system generator, 创建simulink 文件

图 1‑2 创建simulink文件

添加system generator

图 1‑3 创建文件 打开库模型

图 1‑4 添加基础模型 工具就知道要用到xilinx 设计中去

图 1‑5 双击设置 选择实际要用的器件

生成的硬件描述语言根据个人喜好,习惯verilog 就选verilog.

图 1‑6 编译完成如何使用IP

乘法示例

图 1‑7 乘法示例

其中输入数据认为是0-1之间的数据,16bit,输出数据也截断到0-1之间。

仿真

图 1‑8 仿真波形输入

图 1‑9 打开波形查看器 右键添加所需查看的数据

图 1‑10 添加待观测信号到波形查看器

图 1‑11 指定波形长度运行仿真

图 1‑12 仿真波形

输出IP

图 1‑13 双击system generator 生成IP

与FPGA资源对比

图 1‑14 FPGA乘法

相关推荐
FPGA之旅11 小时前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot12 小时前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf12 小时前
状态机的设计
fpga开发
szxinmai主板定制专家15 小时前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航21 小时前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda2 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安2 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发