Verilog刷题笔记57

题目:

Exams/2014 q3bfsm

Given the state-assigned table shown below, implement the finite-state machine. Reset should reset the FSM to state 000.

解题:

c 复制代码
module top_module (
    input clk,
    input reset,   // Synchronous reset
    input x,
    output z
);

    parameter s0=3'd000,s1=3'd001,s2=3'd010,s3=3'd011,s4=3'd100;
    reg [2:0]state,next_state;
    always@(posedge clk)begin
        if(reset)
            state=s0;
        else
            state=next_state;
    end
    always@(*)begin
        case(state)
            s0:next_state=x?s1:s0;
            s1:next_state=x?s4:s1;
            s2:next_state=x?s1:s2;
            s3:next_state=x?s2:s1;
            s4:next_state=x?s4:s3;
        endcase
    end
    always@(posedge clk)begin
        if(reset)
            z=0;
        else begin
            case(next_state)
                s0:z=0;
                s1:z=0;
                s2:z=0;
                s3:z=1;
                s4:z=1;
                default:z=0;
            endcase
        end
    end

endmodule

结果正确:

注意点:

我一开始编写的代码如下:

c 复制代码
module top_module (
    input clk,
    input reset,   // Synchronous reset
    input x,
    output z
);

    parameter s0=3'd000,s1=3'd001,s2=3'd010,s3=3'd011,s4=3'd100;
    reg [2:0]state,next_state;
    always@(posedge clk)begin
        if(reset)
            state=s0;
        else
            state=next_state;
    end
    always@(*)begin
        case(state)
            s0:next_state=x?s1:s0;
            s1:next_state=x?s4:s1;
            s2:next_state=x?s1:s2;
            s3:next_state=x?s2:s1;
            s4:next_state=x?s4:s3;
        endcase
    end
   assign z=next_state==s3|next_state==s4;

endmodule

但是这种跑出来的结果错误。

原因分析:

z 的生成方式:

1、第一段代码:z 是在一个 always 块中根据 next_state 的值来决定的。这个 always 块在时钟上升沿触发,使用了同步逻辑来更新 z 的值。

2、第二段代码:z 是通过一个组合逻辑 assign 语句直接从 next_state 的值计算得到的。这种方法是异步的,不依赖于时钟信号。

同步与异步逻辑:

1、第一段代码:z 是通过时钟同步的方式进行更新的,因此它是同步信号。这个设计确保了 z 的更新与时钟边沿对齐,并且和 state 的更新在同一时钟周期内完成。

2、第二段代码:z 是组合逻辑,直接依赖 next_state 的值进行计算。这个设计意味着 z 的值会随 next_state 的改变而立即改变,而不需要等待时钟边沿。

总结

第一段代码中的 z 是同步更新的,而第二段代码中的 z 是组合逻辑生成的。

如果 z 需要在时钟周期内同步更新,第一段代码更为合适。如果 z 可以即时响应 next_state 的变化,第二段代码则更为简洁和高效。

相关推荐
zhuyixiangyyds7 小时前
day21和day22学习Pandas库
笔记·学习·pandas
jingjingjing11118 小时前
笔记:docker安装(ubuntu 20.04)
笔记·docker·容器
不可思议迷宫8 小时前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
DreamBoy@8 小时前
【408--考研复习笔记】操作系统----知识点速览
笔记
UpUpUp……9 小时前
特殊类的设计/单例模式
开发语言·c++·笔记·单例模式
电星托马斯10 小时前
C++中顺序容器vector、list和deque的使用方法
linux·c语言·c++·windows·笔记·学习·程序人生
jingjingjing111110 小时前
笔记:代码随想录算法训练营day64:拓扑排序精讲、dijkstra(朴素版)精讲
笔记
jimmyleeee10 小时前
人工智能基础知识笔记七:随机变量的几种分布
人工智能·笔记·概率论
熬夜造bug11 小时前
LeetCode Hot100 刷题笔记(6)—— 栈、堆
笔记
对方正在长头发丿12 小时前
LETTERS(DFS)
c++·笔记·算法·深度优先·图论