Xilinx高速接口之GTP

简介

开坑计划中,主要参考ug482

主要讲解结构以及原语

以及时钟路由和一些其他的

GTP_COMMON还好,需要设置的不多,原语也短,

GTP_CHANNEL需要设置的东西真多,原语也长

还好有官方参考例程以及自动生成的原语例化

不然人没了

如果不更新就把这篇删了

基本都是翻译,本来想挑重点讲,但是重点基本都在前两章。我都看的差不多了,现在先更新后面的。

就介

tx通道结构

每个收发器通道都有一个独立的发射机,由PCS和PMA组成,

GTP中tx通道的关键元器件有:

FPGA的TX接口;

8b/10b编码;

FPGA TX Interface

TX Interface是FPGA与GTP收发器的接口,用户通过TXUSECLK2的时钟上升沿将数据写入,用户端口数据宽度可以配置成两个或者四个字节,实际宽度取决于TX_DATA_width属性和TX8B10BEN端口设置。端口宽度可以为16、20、32和40位,接口处的时钟(TXUSECLK)的速率由TX线速率、TXDATA端口宽度以及是否启用8B/10B编码决定。

相关推荐
搬砖的小码农_Sky35 分钟前
单片机和FPGA有什么区别?
单片机·嵌入式硬件·fpga开发
Jade-YYS4 小时前
如何判断FPGA能够接入几个Camera
fpga开发
apple_ttt21 小时前
SystemVerilog学习——虚拟接口(Virtual Interface)
fpga开发·fpga·systemverilog·uvm
学习路上_write1 天前
FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
单片机·嵌入式硬件·qt·学习·fpga开发·github·硬件工程
jjjxxxhhh1231 天前
FPGA,使用场景,相比于单片机的优势
单片机·嵌入式硬件·fpga开发
诚实可靠小郎君95272 天前
FPGA高速设计之Aurora64B/66B的应用与不足的修正
fpga开发·aurora·高速通信
百锦再2 天前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发
∑狸猫不是猫2 天前
HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器
fpga开发
黑旋风大李逵2 天前
FPGA使用Verilog实现CAN通信
fpga开发·can通信·sja1000t·fpga实现can通信
hi942 天前
PYNQ 框架 - 中断(INTR)驱动
嵌入式硬件·fpga开发·zynq·pynq