Xilinx高速接口之GTP

简介

开坑计划中,主要参考ug482

主要讲解结构以及原语

以及时钟路由和一些其他的

GTP_COMMON还好,需要设置的不多,原语也短,

GTP_CHANNEL需要设置的东西真多,原语也长

还好有官方参考例程以及自动生成的原语例化

不然人没了

如果不更新就把这篇删了

基本都是翻译,本来想挑重点讲,但是重点基本都在前两章。我都看的差不多了,现在先更新后面的。

就介

tx通道结构

  每个收发器通道都有一个独立的发射机,由PCS和PMA组成,

  GTP中tx通道的关键元器件有:

    FPGA的TX接口;

    8b/10b编码;

    

FPGA TX Interface

  TX Interface是FPGA与GTP收发器的接口,用户通过TXUSECLK2的时钟上升沿将数据写入,用户端口数据宽度可以配置成两个或者四个字节,实际宽度取决于TX_DATA_width属性和TX8B10BEN端口设置。端口宽度可以为16、20、32和40位,接口处的时钟(TXUSECLK)的速率由TX线速率、TXDATA端口宽度以及是否启用8B/10B编码决定。

相关推荐
ALINX技术博客4 小时前
跨越 1819 公里,ALINX 携 AI 异构平台、电子后视镜及 HIL 仿真方案亮相深圳国际电子展
ai·fpga开发·汽车
Enclustra_China5 小时前
FMC为何成为FPGA生态的“万能扩展接口”?
fpga开发·fpga解决方案
tju新生代魔迷8 小时前
Verilog HDL 学习笔记(十七)| 附录B:PLI子程序清单
fpga开发
tju新生代魔迷9 小时前
Verilog HDL 学习笔记(十五)| 第15章 高级验证技术
fpga开发
国产化嵌入式平台解决方案9 小时前
从通用计算到实时协同:基于飞腾D3000M+FPGA的国产VPX计算平台设计
fpga开发·硬件架构·vpx6u
tju新生代魔迷10 小时前
Verilog HDL 学习笔记(十六)| 附录A:强度建模与高级线网类型
fpga开发
minglie11 天前
j2b描述smp协议
fpga开发
FPGA开源工坊1 天前
FPGA开发技巧–BRAM资源优化
fpga开发
泛联新安1 天前
InfinitPro多FPGA原型验证系统|提升芯片设计验证效率10-100倍
fpga开发
hahaha60162 天前
HLS高层次综合设计技巧--数组
开发语言·嵌入式硬件·算法·fpga开发