【计算机组成原理】六、总线：1.总线概论（分类、性能指标、总线标准）

六、总线

文章目录

六、总线

1.总线概论

总线被刻蚀在主板上

总线是一组能为多个部件分时共享的公共信息传送线路。

共享是指总线上可以挂接多个部件，各个部件之间互相交换的信息都可以通过这组线路分时共享。
分时是指同一时刻只允许有一个部件向总线发送信息,如果系统中有多个部件，则它们只能分时地向总线发送信息。

CPU和主存、硬盘、外部设备之间通过一组总线相连，总线中有**地址（AB）、控制（CB）、数据（DB）**3组信号线。

一根总线可能由很多根信号线组成，同一时刻只能有一个部件发送数据，但是可有多个部件接受数据（一对多）。

MAR中的地址信息会直接送到地址线上，用于指向读/写操作的主存存储单元。

控制线中有读/写信号线，指出数据是从CPU写入主存还是从主存读出到CPU，根据是读操作还是写操作来控制将MDR中的数据是直接送到数据线上还是将数据线上的数据接收到MDR中。

特性：

机械特性：尺寸、形状、管脚数、排列顺序
电气特性：传输方向和有效的电平范围
功能特性：每根传输线的功能（地址、数据、控制）
时间特性：信号的时序关系

2.分类

数据通路表示的是数据流经的路径；

数据总线是承载的媒介。

2.1按数据传输格式

串行总线 ：一次可以传输一位bit

USB
- 优点：只需要一条传输线。成本低廉，广泛应用于长距离传输;应用于计算机内部时，可以节省布线空间。
- 缺点：在数据发送和接收的时候要进行拆卸和装配，要考虑串行-并行转换的问题。
并行总线 ：一次可以传输多位bit

主存→CPU
- 优点：总线的逻辑时序比较简单,电路实现起来比较容易。
- 缺点：信号线数量多，占用更多的布线空间；远距离传输成本高昂；由于工作频率较高时，并行的信号线之间会产生严重干扰，对每条线等长的要求也越高，所以无法持续提升工作频率。

2.2按总线功能(连接的部件)

片内总线

片内总线是CPU芯片内部的总线。

它是CPU芯片内部寄存器与寄存器之间、寄存器与ALU之间的公共连接线。

系统总线

系统总线是计算机系统内各功能部件（CPU、主存、I/O接口）之间相互连接的总线。

按系统总线传输信息内容的不同，又可分为3类：数据总线（DB） 、地址总线（AB）和控制总线（CB）。

数据总线（DB） ：
- 双向；
- 传输各功能部件之间的数据信息，包括指令和操作数；
- 位数(根数)与机器字长、存储字长有关。
地址总线（AB） ：
- 单向；
- 传输地址信息,包括主存单元或I/O端口的地址；
- 位数(根数)与主存地址空间大小及设备数量有关。
控制总线（CB） ：
- 双向传输控制信息；
- 一根控制线传输一个信号；
- 有出：CPU送出的控制命令；
- 有入：主存(或外设）返回CPU的反馈信号。

通信总线（网线）

通信总线是用于计算机系统之间或计算机系统与其他系统（如远程通信设备、测试设备）之间信息传送的总线，通信总线也称为外部总线。

2.3按时序控制方式

同步总线
异步总线

2.2-2系统总线的结构

单总线结构

结构：CPU、主存、IO设备（通过I/O接口）都连接在**一组总线（数地控3根）**上，允许IO设备之间、I/O设备和CPU之间或I/O设备与主存之间直接交换信息。
优点：结构简单，成本低，易于接入新的设备。
缺点：带宽低、负载重，多个部件只能争用唯一的总线，且不支持并发（并行）送操作。外设的速度比内部慢很多，但是都接在一根总上，所以效率很低。

双总线结构

结构：双总线结构有两条总线，一条是主存总线 ，用于CPU、主存和通道之间进行数据传送；另一条是I/O总线，用于多个外部设备与通道之间进行数据传送。

相当于快车道慢车道。
- 主存总线中添加通道，用于控制I/O总线及其设备。通道是具有特殊功能的处理器CPU，能对I/O设备进行统一管理。通道程序放在主存中。
- 主存总线支持突发(猝发)传送：送出一个地址，收到多个地址连续的数据。
优点：将较低速的I/O设备从单总线上分离出来，实现存储器总线和I/O总线分离。
缺点：需要增加通道等硬件设备。

三总线结构

结构：三总线结构是在计算机系统各部件之间采用3条各自独立的总线来构成信息通路，这3条总线分别为主存总线 、I/O总线 和直接内存访问DMA总线 。
- DMA：Direct Memory Access，直接内存访问。因为I/O设备中磁盘的速度明显比其他输入输出设备要快，所以之间将磁盘与内存使用DMA总线连接。
优点：提高了I/O设备的性能，使其更快地响应命令，提高系统吞吐量。
缺点：系统工作效率较低。因为这3根总线在同一时刻只能有一根工作。

四总线结构

408不考，但是这是现代计算机的结构

3.性能指标

总线的传输周期（总线周期）

一次总线操作所需的时间（包括申请阶段、寻址阶段、传输阶段和结束阶段），通常由若干个总线时钟周期构成。

总线时钟周期

即机器（CPU、桥接器）的时钟周期。计算机有一个统一的时钟，以控制整个计算机的各个部件，总线也要受此时钟的控制。

总线周期与总线时钟周期的关系比较魔幻：

一对多，一对一，多对一。

大多数情况下，一个总线周期包含多个总线时钟周期；

有的时候，一个总线周期就是一个总线时钟周期；

有的时候，一个总线时钟周期可包含多个总线周期。

总线的工作频率

总线上各种操作的频率，为总线周期的倒数 。实际上指一秒内传送几次数据 。
工作频率 = 1 总线周期若总线周期 = N 个时钟周期，则总线的工作频率 = 时钟频率 N 。工作频率=\frac 1{总线周期}\\\\ 若总线周期 = N个时钟周期，\\则总线的工作频率 = \frac{时钟频率}N。工作频率=总线周期1若总线周期=N个时钟周期，则总线的工作频率=N时钟频率。

总线的时钟频率

即机器的时钟频率 ，为时钟周期的倒数。实际上指一秒内有多少个时钟周期 。
时钟频率 = 1 时钟周期时钟频率=\frac 1{时钟周期} 时钟频率=时钟周期1

总线宽度

又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数,如32根称为32位（bit）总线。

总线带宽

可理解为总线的数据传输率 ，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示。
总线带宽 = 总线工作频率 × 总线宽度 ( b i t / s ) = 总线工作频率 × ( 总线宽度 / 8 ) ( B / s ) = 宽度总线周期 ( b i t / s ) = 宽度 / 8 总线周期 ( B / s ) \begin{split} 总线带宽&= 总线工作频率×总线宽度\ (bit/s)\\ &= 总线工作频率×(总线宽度/8)\ (B/s)\\ &=\frac {宽度}{总线周期}\ (bit/s)\\ &=\frac {宽度/8}{总线周期}\ (B/s)\\ \end{split} 总线带宽=总线工作频率×总线宽度 (bit/s)=总线工作频率×(总线宽度/8) (B/s)=总线周期宽度 (bit/s)=总线周期宽度/8 (B/s)

【注意】总线带宽是指总线本身所能达到的最高传输速率。在计算实际的有效数据传输率时，要用**实际传输的数据量（如果有冗余位、校验位，要减去这些）**除以耗时。

例：某同步总线采用数据线和地址线复用方式 ，其中地址/数据线有32根 ，总线时钟频率为66MHz ，每个时钟周期传送两次数据 (上升沿和下降沿各传送一次数据)。

1）该总线的最大数据传输率（总线带宽）是多少?

2）若该总线支持突发（猝发）传输方式，传输一个地址占用一个时钟周期 ，则一次

"主存写"总线事务传输128位数据所需要的时间至少是多少?

解：

1）每个时钟周期传送两次数据→1个时钟周期包含2个总线周期→总线工作频率是时钟频率的两倍。

总线工作频率=2×66MHz =132MHz

总线宽度= 32bit = 4B

总线带宽=总线工作频率×总线宽度=132×4 MB/s = 528 MB/s

2）突发(猝发)传输方式：一次总线事务中，主设备只需给出一个首地址从设备就能从首地址开始的若干连续单元读出或写入多个数据。

发送首地址占用1个时钟周期，传送数据128位数据需传输4次，占用2个时钟周期。

一个时钟周期=1/66MHz = 15ns

总耗时=(1+2) × 15ns = 45ns

总线复用

总线复用是指一种信号线在不同的时间传输不同的信息。可以使用较少的线传输更多的信息，从而节省了空间和成本。

一根总线即使地址总线，也是数据总线。

信号线数

地址总线、数据总线和控制总线3种总线数的总和称为信号线数。

6.总线标准

什么数据传输格式？并行?串行?

几根数据线?几根地址线?

用哪种总线仲裁方式?

用哪种总线定时方式?

总线工作频率?

电气特性?

...

总线标准是国际上公布或推荐的互连各个模块的标准，它是把各种不同的模块组成计算机系统时必须遵守的规范。按总线标准设计的接口可视为通用接口，在接口的两端，任何一方只需根据总线标准的要求完成自身方面的功能要求，而无须了解对方接口的要求。

根据总线在计算机系统中的位置，可分为：

6.1系统总线

系统总线：通常与CPU直接相连，用于连接CPU与北桥芯片、或CPU与主存等。

并行传输：

ISA 、EISA、FBS （前端总线）、QPI

6.2局部总线

局部总线 ：没有直接与CPU连接，通常是连接高速的北桥芯片 ，用于连接了很多重要的硬件部件（如显卡、声卡等）。

并行：

VESA （依附于CPU）、PCI（不受CPU控制）、AGP（PCI二代）、

2001改为串行传输：

PCI-E（串行传输、PCI三代）

6.3设备总线、通信总线

设备总线 、通信总线 ：通常由南桥芯片控制，用于连接计算机与计算机，或连接计算机与外部I/O设备。

RS-232C（串行，通信总线）、

SCSI（并行，智能通用接口）

PCMCIA（存储卡，便携设备接口）

USB（串行，Universal Serial Bus）：

USB接口定义：

红 - 白 - 绿 - 黑
VCC  -D  +D   GND
1    2    3    4

1、4供电。

差模信号 ：根据2、3的压差来确定1bit数据，差模信号的抗干扰能力很强，因此工作频率可以很高。但是USB每次只能传输1bit数据。

连接硬盘的总线标准：

IDE(ATA、PATA)（并行，硬盘光驱接口）

SATA（串行硬盘接口）

6.4为何串行总线取代并行总线？

并行总线 ：用m根线每次传送m个比特，用高/低电平表示1/0 。

通常采用同步定时方式，由于线间信号扰，因此总线工作频率不能太高。

另外，各条线不能有长度差，长距离并行传输时工艺难度大。

串行总线 ：用两根线每次传送一个比特，采用**"差模信号"表示1/0**。

通常采用异步定时方式，总线工作频率可以很高。

现在的串行总线通常基于包传输，如80bit为一个数据包，包与包之间有先后关系，因此可以用多个数据通路分别串行传输多个数据包。因此某种程度上现在的串行总线也有"并行"的特点。