防反接电路设计

方案1

串联二极管,

优点:成本低、设计简单

缺点:损耗大,P = ui

方案2

串联自恢复保险丝

当电源反接的时候,D4导通,F2超过跳闸带你留,就会断开,从而保护了后级电路

方案3

H桥电路

缺点:带来2个二极管的功率损耗 P = 2 * (0.3 ~ 0.7) * i

方案4

高成本、低损耗方案

转载来源

抖音原文

相关推荐
切糕师学AI6 天前
OCP(Over-Current Protection)是什么?
硬件工程·电路·过流保护
brave and determined14 天前
可编程逻辑器件学习(day3):FPGA设计方法、开发流程与基于FPGA的SOC设计详解
嵌入式硬件·fpga开发·soc·仿真·电路·时序·可编程逻辑器件
你疯了抱抱我22 天前
【电子元器件·10】低功耗继电器 —— 磁保持继电器;有源蜂鸣器、无源蜂鸣器
嵌入式硬件·电路
【ql君】qlexcel2 个月前
电路中信号线上为什么串联33Ω、100Ω或1K的电阻?
阻抗匹配·电路·串联电阻·33ω·100ω·信号反射
文火冰糖的硅基工坊2 个月前
[硬件电路-194]:NPN三极管、MOS-N, IGBT比较
单片机·嵌入式硬件·系统架构·电路
文火冰糖的硅基工坊2 个月前
[硬件电路-192]:基级与发射极两端的电压超过1.5v可能是什么原因
单片机·嵌入式硬件·系统架构·电路·跨学科融合
文火冰糖的硅基工坊2 个月前
[硬件电路-180]:集成运放,在同向放大和反向放大电路中,失调电压与信号一起被等比例放大;但在跨阻运放中,失调电压不会与电流信号等比例放大。
嵌入式硬件·系统架构·电路·跨学科融合
通信小呆呆2 个月前
电路思维下的 Verilog:如何区分组合逻辑与时序逻辑
fpga开发·电路·时序逻辑·跨时钟域·组合逻辑
文火冰糖的硅基工坊2 个月前
[硬件电路-170]:50Hz工频干扰:本质、产生机制与影响
嵌入式硬件·系统架构·电路·跨学科融合
文火冰糖的硅基工坊2 个月前
[硬件电路-166]:Multisim - SPICE与Verilog语言的区别
系统架构·电路·跨学科融合