基于Zynq SDIO WiFi移植一(支持2.4/5G)

基于SDIO接口的WIFI,在应用上,功耗低于USB接口,且无须USB Device支持,满足某些应用场景

1 硬件连接

2 Vivado工程配置

3 驱动编译

3.1 KERNRL CONFIG (build ENV) 修改

复制代码
    export KERNELPATH=<path of kernel header>
    export TOOLCHAIN=<path of toolchain>
    export KERNELARCH=arm
    export CROSS_COMPILE=${TOOLCHAIN}/arm-none-linux-gnueabi-
    export TOOLPREFIX=${CROSS_COMPILE}
    # For backports
    export KLIB=${KERNELPATH}
    export KLIB_BUILD=${KERNELPATH}  

3.2 Build And Compile

复制代码
make BOARD_TYPE=cus12-9  IF_TYPE=SDIO

3.3 .KO

复制代码
in ~/rootfs-cus12-9.build/lib/modules$

3.4 FW install

复制代码
copy "~/meta_build/load_meta/wlan_firmware"  to  "/lib/firmware"
       cd ~/meta_build/load_meta
       cp -frv wlan_firmware /lib/firmare
copy configuraiton files    to "/lib/firmware/wlan" 
       cd ~/meta_build/load_meta
       cp -frv AIO/rootfs-cus12-9.build/lib/firmware/wlan  /lib/firmare/wlan  

3.5 Insmod KO

复制代码
      sh  wlan-load.sh    or
      insmod $MODULE_PATH/compat.ko
      insmod $MODULE_PATH/cfg80211.ko
      insmod $MODULE_PATH/wlan.ko      
相关推荐
小白小宋2 小时前
第一章 NR系统概述
5g·信息与通信·信号处理
爱浦路 IPLOOK2 小时前
边缘UPF解决方案:5G行业低时延业务的核心引擎
5g·upf
FPGA小迷弟20 小时前
FPGA工程师面试题汇总(二)
学习·fpga开发·verilog·fpga
Coovally AI模型快速验证1 天前
2.5GB 塞进浏览器:Mistral 开源实时语音识别,延迟不到半秒
人工智能·5g·计算机视觉·开源·语音识别
FPGA小迷弟2 天前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi1502 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
FPGA小迷弟3 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
FPGA-ADDA4 天前
第三篇:Xilinx Zynq SoC系列——从Zynq-7000到RFSoC
5g·信号处理·fpga·通信系统·rfsoc
九河云4 天前
边缘计算与云协同:5G时代企业IT架构的新布局
大数据·5g·架构·边缘计算·数字化转型
dMing`4 天前
基于FPGA的简易数据采集系统
fpga开发·fpga·adc·dac