HFSS 3D 布局中的任意背钻深度

Backdrilling(背钻)是高速数字电路中使用的一种技术,用于去除多余的短截线,这些短截线会导致信号反射并降低电路性能。以前,在 HFSS 3D Layout 中定义它需要分配一个特定的层,并且通常会创建虚拟层来控制其深度或长度。但是,在最新的 Ansys 版本"23R1"中,提供了一种更灵活的方法。在这里,我将向您展示如何在 HFSS 3D Layout 中设置任意背钻深度。那么,让我们开始吧!

概述

让我们看一下这个简单的例子,其中有一个差分过孔。

HFSS 3D 布局中的差分过孔示例

如果我们检查上一个版本的 HFSS 3D Layout"22R2"的"*Padstack Usage and Definition"*窗口中的 backdrill 部分,我们可以看到 backdrill 只能由特定层配置:

HFSS 3D 布局 "22R2" 中的 Padstack Usage and Definition 窗口

现在,我们来看看Ansys最新版本"23R1"中的背钻部分:

HFSS 3D 布局 "23R1" 中的 Padstack Usage and Definition 窗口

使用这种新方法,可以按深度、带偏移的层或特定层设置背钻。我们不仅可以设置背钻的深度,还可以设置半径,半径可以大于或小于过孔本身。

相关推荐
粟米茶3 天前
Altium Desinger阵列式粘贴使用
硬件工程·硬件电路
逼子格5 天前
【Proteus仿真】虚拟终端出现乱码问题解决
单片机·嵌入式硬件·proteus·嵌入式·硬件工程·电路仿真·虚拟终端
m0_598250006 天前
串扰12-串扰对信号的影响
笔记·嵌入式硬件·硬件工程
XINVRY-FPGA8 天前
XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGA
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发·射频工程·fpga
Saniffer_SH9 天前
【高清视频】CXL 2.0 over Fibre演示和答疑 - 将内存拉到服务器10米之外
运维·服务器·网络·人工智能·驱动开发·计算机外设·硬件工程
XINVRY-FPGA11 天前
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
Sic_MOS_7801682412 天前
超高密度2kW GaN基低压电机驱动器的设计
人工智能·经验分享·汽车·集成测试·硬件工程·能源
自小吃多12 天前
光电探测-IV转换电路也称为TIA跨阻放大器-笔记
笔记·硬件工程
XINVRY-FPGA12 天前
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGA
嵌入式硬件·fpga开发·车载系统·云计算·硬件架构·硬件工程·fpga
XINVRY-FPGA12 天前
XC7A100T-2CSG324I 赛灵思 Xilinx AMD Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信号处理·dsp开发·fpga