1,国产FPGA(紫光同创)-IP核-PLL

本文默认在0,国产FPGA(紫光同创)-新建PDS工程基础上完成。

1,添加IP核

右击(1)空白处进行添加,点击New IP(2)进行新建IP核。

选择本次实验要配置的IP核-PLL(1),输入实体名称pll(2),最后点击Customize(3)进行用户自定义。

点击Basic Configuration(1)进行基础配置,勾选使能pll_ret(2)使能高电平复位,使能clk0(3),选择要生成的波形频率(4)100MHz。使能clk1(5),选择要生成的波形频率(6)25MHz。默认输入信号频率为50MHz。最后点击左上角Generate生成。

2,编写设计源文件

设计源文件很简单,就不详细介绍了。

cpp 复制代码
module PLL_test(
    input     sys_clk    ,
    input     rst        ,

    output    pll_lock   ,
    output    pll_clk0   ,
    output    pll_clk1
);

//pll 50MHz - 100MHz/25MHz
pll pll_inst (
  .pll_rst(rst        ),      // input 
  .clkin1(sys_clk     ),      // input 50MHz
  .pll_lock(pll_lock  ),      // output
  .clkout0(pll_clk0   ),      // output
  .clkout1(pll_clk1   )       // output
);
endmodule

3,编写仿真文件

仿真文件如下。

cpp 复制代码
`timescale 1 ns/1 ns
module tb_pull_test( );

//Input
reg  sys_clk;
reg  rst;
//Output
wire pll_clk0;
wire pll_clk1;
wire pll_lock;

PLL_test PLL_test_inst(
    .sys_clk(sys_clk)    ,
    .rst(rst)        ,

    .pll_lock(pll_lock)  ,
    .pll_clk0(pll_clk0)  ,    
    .pll_clk1(pll_clk1)
);
initial 
begin
    sys_clk = 0;
    rst     = 1;
    #100;
    rst     = 0;
    #200;
end

//50MHzs
always #10 sys_clk = ~sys_clk;

/*
GTP_GRS GRS_INST(
    .GRS_N(1'b1)
);
*/

endmodule

4,运行ModelSim仿真

右击Simulation下的仿真文件(1),点击Run Behavior Simulation(2)进行联合仿真。

仿真波形图如下。

5,烧录运行

看到successfully说明烧录成功。

因为设备限制,这里就不放示波器的图案了。

相关推荐
双料毒狼_s6 小时前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦12 小时前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安20 小时前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman21 小时前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤1 天前
fpga:分秒计时器
fpga开发
奋斗的牛马1 天前
FPGA_AXI仿真回环(一)
fpga开发
LeeConstantine1 天前
FPGA FLASH烧写遇到的问题
fpga开发
禾川兴 132424006881 天前
国产芯片解析:龙讯HDMI Splitter系列:多屏共享高清
单片机·fpga开发·适配器模式
威视锐科技2 天前
软件定义无线电36
网络·网络协议·算法·fpga开发·架构·信息与通信
JINX的诅咒2 天前
CORDIC算法:三角函数的硬件加速革命——从数学原理到FPGA实现的超高效计算方案
算法·数学建模·fpga开发·架构·信号处理·硬件加速器