【verilog教程】verilog带参数例化

1. verilog 带参数例化

当一个模块被另一个模块引用例化时,高层模块可以对低层次模块的参数值进行改写。

2. defparam

可以用关键字 defaram 通过模块层次调用的方法,来改写低层次模块的参数值。

示例如下

verilog 复制代码
defparam u_ram.MASK = 7 ;

ram u_ram(
	.clk (clk) ,
	.a   (a  ) ,
	.d   (d  ) ,
	.en  (en ) ,
	.wr  (wr ) ,
	.q   (q  )
);

/// 此模块的MAKSK已经被上层模块传参为7
module ram #( 

	parameter MASK = 3 
)(

	input wire 		 clk 	,
	input wire [7:0] a		,
	input wire [7:0] d		,
	input wire       en		,
	input wire		 wr    	,

	output reg [7:0] q	
);

reg [7:0] mem [0:(1<<7)-1] ;

always @(posedge clk) begin
	if(en && wr) begin
		mem[a] <= d & mask ;
	end
	else if(en && !wr) begin
		q <= mem[a] & mask ;
	end
end

endmodule

3. 带参数模块例化

示例如下

verilog 复制代码
ram #(
	.aw(4) ,
	.dw(4) 
)
u_ram(
	.clk 	(clk		) ,
	.a 		(a[aw-1:0]	) ,
	.d 		(d			) ,
	.en 	(en			) ,
	.wr 	(wr			) ,
	.q		(q			)
);

/// 此模块下的aw,dw都被上层模块传参为4
module ram #(

	parameter aw = 2 ,
	parameter dw = 3
(
	input wire 			clk ,
	input wire [aw-1:0] a   , /// 现在a的位宽为3,原始为1
 	input wire [dw-1:0] d   , /// 现在b的位宽为3,原始为2
	input wire 			en  ,
	input wire			wr  ,
	output reg [dw-1:0] q   
);
	...
	...
	...
	
endmodule

笔记

实际工作中,带参数例化的情况较多。


相关推荐
zml_20151 小时前
docker 1分钟 快速搭建 redis 哨兵集群
linux·redis·docker·docker-compose
Js_cold1 小时前
FPGA DDR 地址映射-黄金法则
图像处理·fpga开发·音视频·视频
半梦半醒*2 小时前
playbook剧本
linux·运维·服务器·ssh·ansible·运维开发
Ronin3054 小时前
【Linux系统】线程控制
linux·线程·线程控制
宇龙神5 小时前
Linux中的IP命令详解
linux
007php0076 小时前
Go 语言常用命令使用与总结
java·linux·服务器·前端·数据库·docker·容器
Awkwardx6 小时前
Linux系统编程—进程概念
linux·运维·服务器
BIBI20497 小时前
CentOS 7 的生命周期结束(EOL)导致 yum 无法下载软件包的问题解决
linux·运维·centos
望获linux7 小时前
【实时Linux实战系列】实时数据可视化技术实现
linux·运维·服务器·网络·数据库·信息可视化
嵌入式-老费7 小时前
Zynq开发实践(FPGA之按键输入)
fpga开发