【verilog教程】verilog带参数例化

1. verilog 带参数例化

当一个模块被另一个模块引用例化时,高层模块可以对低层次模块的参数值进行改写。

2. defparam

可以用关键字 defaram 通过模块层次调用的方法,来改写低层次模块的参数值。

示例如下

verilog 复制代码
defparam u_ram.MASK = 7 ;

ram u_ram(
	.clk (clk) ,
	.a   (a  ) ,
	.d   (d  ) ,
	.en  (en ) ,
	.wr  (wr ) ,
	.q   (q  )
);

/// 此模块的MAKSK已经被上层模块传参为7
module ram #( 

	parameter MASK = 3 
)(

	input wire 		 clk 	,
	input wire [7:0] a		,
	input wire [7:0] d		,
	input wire       en		,
	input wire		 wr    	,

	output reg [7:0] q	
);

reg [7:0] mem [0:(1<<7)-1] ;

always @(posedge clk) begin
	if(en && wr) begin
		mem[a] <= d & mask ;
	end
	else if(en && !wr) begin
		q <= mem[a] & mask ;
	end
end

endmodule

3. 带参数模块例化

示例如下

verilog 复制代码
ram #(
	.aw(4) ,
	.dw(4) 
)
u_ram(
	.clk 	(clk		) ,
	.a 		(a[aw-1:0]	) ,
	.d 		(d			) ,
	.en 	(en			) ,
	.wr 	(wr			) ,
	.q		(q			)
);

/// 此模块下的aw,dw都被上层模块传参为4
module ram #(

	parameter aw = 2 ,
	parameter dw = 3
(
	input wire 			clk ,
	input wire [aw-1:0] a   , /// 现在a的位宽为3,原始为1
 	input wire [dw-1:0] d   , /// 现在b的位宽为3,原始为2
	input wire 			en  ,
	input wire			wr  ,
	output reg [dw-1:0] q   
);
	...
	...
	...
	
endmodule

笔记

实际工作中,带参数例化的情况较多。


相关推荐
hello_ world.19 分钟前
RHCA04--系统模块管理与资源限制
linux·服务器·网络
-L735 分钟前
【RH124知识点问答题】第8章 监控和管理 Linux 进程
linux
懒大王敲代码38 分钟前
手绘风格制图新选择:如何用Excalidraw+cpolar构建你的视觉化工作流?
linux·服务器·colar
小孙姐43 分钟前
Linux-Day11.WEB服务,虚拟主机
linux·运维·服务器
ARM+FPGA+AI工业主板定制专家1 小时前
基于ARM+FPGA多通道超声信号采集与传输系统设计
linux·人工智能·fpga开发·rk3588·rk3568·codesys
绿箭柠檬茶2 小时前
Ubuntu 下编译 SQLCipher 4.8.0
linux·运维·ubuntu·sqlite3
Origin-VI5 小时前
ZYNQ-按键消抖
fpga开发
U盘失踪了6 小时前
python JSONPath 表达式生成器
linux·windows·python
锦鲤飞上天9 小时前
CentOS卸载、安装MySQL8(yum操作)
linux·adb·centos
mortimer9 小时前
一次搞懂 rsync:从入门到解决真实世界中的权限难题
linux·运维·centos