SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
FPGA小迷弟6 小时前
FPGA 时序约束基础：从时钟定义到输入输出延迟的完整设置daxi15011 小时前
Verilog入门实战——第3讲：流程控制语句（if-else / case / 循环结构）biubiuibiu14 小时前
工业机器人编程语言详解：多样化选择与应用lf28248143114 小时前
04 DDS信号发生器szxinmai主板定制专家15 小时前
基于 STM32 + FPGA 船舶电站控制器设计与实现ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA+AI的船舶状态智能监测系统（二）软硬件设计，模拟量，温度等采集与分析szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计（一）总体设计方案，包括振动、压力、温度、流量等参数FPGA小迷弟1 天前
高频时钟设计：FPGA 多时钟域同步与时序收敛实战方案szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计（三）振动，流量，功耗，EMC，可靠性测试hoiii1872 天前
Vivado下Verilog交通灯控制器设计