SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
通信小小昕3 小时前
FPGA|Verilog-自己写的SPI驱动太爱学习了14 小时前
AXI接口总结博览鸿蒙19 小时前
FPGA前端设计适合哪些人学？该怎么学？北京阿尔泰科技厂家1 天前
2路模拟量同步输出卡、任意波形发生器卡—PCIe9100数据采集卡szxinmai主板定制专家1 天前
基于ARM+FPGA的高端伺服驱动与运动控制解决方案通信小小昕2 天前
FPGA|Verilog-SPI驱动TJ_Dream2 天前
clk_prepare函数详细解析起床学FPGA2 天前
IBUF和BUFG_Hello_Panda_2 天前
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享数字芯片实验室2 天前
3-2 深入解析数字电路设计中的竞争条件及解决策略