SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
FPGA的花路18 小时前
UDP协议LCMICRO-133108477461 天前
长芯微LPS123完全P2P替代ADP123，高性能、低压差的线性稳压器fei_sun1 天前
面经、笔试（持续更新中）xixixi777771 天前
通信领域的“中国速度”：从5G-A到6G，从地面到星空Nobody331 天前
Verilog always语句详解：从组合逻辑到时序逻辑李嘉图Ricado1 天前
FPGA 时序约束与分析白又白、2 天前
时序优化和上板调试小结Z22ZHaoGGGG2 天前
verilog实现采样电流有效值的计算fei_sun2 天前
牛客Verilog刷题篇my_daling2 天前
DSMC通信协议理解，以及如何在FPGA上实现DSMC从设备（1）