SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
9527华安5 分钟前
Xilinx系列FPGA实现DP1.4视频收发，支持4K60帧分辨率，提供2套工程源码和技术支持cycf3 小时前
高速接口基础forgeda9 小时前
从Vivado集成Lint功能，看FPGA设计的日益ASIC化趋势hexiaoyan82719 小时前
国产化FPGA开发板：2050-基于JFMK50T4（XC7A50T）的核心板雨洛lhw19 小时前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚，约束引脚时如何定义引脚电平标准？红糖果仁沙琪玛1 天前
FPGA ad9248驱动minglie11 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令沐欣工作室_lvyiyi1 天前
基于FPGA的电梯控制系统设计（论文+源码）阿sir1981 天前
ZYNQ PS XADC读取芯片内部温度值，电压值。@晓凡2 天前
NIOS ii工程移植路径问题