SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
ARM+FPGA+AI工业主板定制专家8 小时前
基于ZYNQ的目标检测算法硬件加速器优化设计cycf8 小时前
时钟特性约束（四）江苏学蠡信息科技有限公司17 小时前
STM32中硬件I2C的时钟占空比OliverH-yishuihan18 小时前
FPGA 入门 3 个月学习计划表FPGA狂飙21 小时前
传统FPGA开发流程的9大步骤是哪些？我爱C编程1 天前
【硬件片内测试】基于FPGA的完整DQPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计szxinmai主板定制专家1 天前
【NI测试方案】基于ARM+FPGA的整车仿真与电池标定爱吃汽的小橘2 天前
基于ads1256的ADC控制实现易享电子2 天前
基于单片机车窗环境监测控制系统Proteus仿真(含全部资料)cycf2 天前
系统同步接口输入延迟（五）