SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
ThreeYear_s23 分钟前
【FPGA+DSP系列】——（3）中断学习（以定时器中断为例）XINVRY-FPGA3 小时前
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGA上园村蜻蜓队长4 小时前
ARM芯片架构之调试访问端口（DAP）电子凉冰7 小时前
FPGA强化-简易频率计ehiway16 小时前
中科亿海微SoM模组——国产散热控制板li星野18 小时前
打工人日报#20250928DebugKitty21 小时前
硬件开发2-ARM裸机开发3-I.MX6ULL - 时钟、定时器ThreeYear_s1 天前
【FPGA+DSP系列】——（2）DSP最小核心板进行ADC采样实验（采集电位器输出电压）ALINX技术博客1 天前
【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟XINVRY-FPGA1 天前
XA7A75T-1FGG484Q 赛灵思 Xilinx AMD Artix-7 XA 系列 FPGA