SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
9527华安10 小时前
紫光同创FPGA实现AD7606数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机szxinmai主板定制专家11 小时前
基于TI AM6442+FPGA解决方案，支持6网口，4路CAN，8个串口7yewh11 小时前
FPGA前瞻篇-计数器设计与实现实例爱学习的张哥13 小时前
UDP--DDR--SFP,FPGA实现之指令监测模块实现碎碎思15 小时前
FPGA+ESP32 = GameBoy 是你的童年吗？搬砖的小码农_Sky16 小时前
FPGA：XILINX FPGA产品线以及器件选型建议YprgDay16 小时前
【Lattice FPGA 开发】Diamond在线调试Reveal逻辑乱跳的解决MVP-curry-萌神16 小时前
FPGA图像处理（六）------ 图像腐蚀and图像膨胀&Cheems18 小时前
ZYNQ笔记（二十）：Clocking Wizard 动态配置怪小庄吖18 小时前
7系列 之 I/O标准和终端技术