SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
Terasic友晶科技13 小时前
DE25-Nano开发板在Programmer的 Auto Detect 下检测出来的器件和友晶官方提供的工程里器件不一样有没有关系？ShiMetaPi18 小时前
GM-3568JHF丨ARM+FPGA异构开发板应用开发教程：04 MIPI屏幕检测案例最遥远的瞬间19 小时前
四、呼吸灯实战FPGA小c鸡19 小时前
FPGA高速收发器GTH完全指南：从零基础到10Gbps高速设计实战乌恩大侠20 小时前
【AI-RAN 调研】软银株式会社的 “AITRAS” 基于 Arm 架构的 NVIDIA 平台 实现 集中式与分布式 AI-RAN 架构Saniffer_SH2 天前
【高清视频】笔记本电脑出现蓝屏、死机、慢、不稳定是这样连接分析M.2 SSD的Z22ZHaoGGGG2 天前
Verilog实现对采样信号有效值（RMS）的计算简简单单做算法2 天前
基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试hong_fpgaer2 天前
XILINX ZYNQ FPGA PS端DMA握手流程北城笑笑2 天前
FPGA 50 ，Xilinx Vivado 2020 版本安装流程，以及常见问题解析，附中文翻译（ Vivado 2020 版本安装教程 ）