SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
ALINX技术博客7 小时前
【期刊共读】如何应对 FPGA 短缺常态？1560820721910 小时前
短波接收机灵敏度测试Riwuarua21 小时前
从近似0基础开始FPGA开发 -- part.6 逻辑设计与状态机LCG元1 天前
【实战】Vivado FPGA 从零实现 UART 串口收发：波特率生成、状态机设计与仿真调试郭郭的柳柳在学FPGA1 天前
紫光DDR3工程仿真遇到的坑国科安芯1 天前
ASC8T245S：把 8 位并行总线稳稳“跨过“电压域的双电源收发器HUSTCH20211 天前
DW IP详解明德扬1 天前
Xilinx下载文件里的BIT、BIN、MCS有什么区别？先分清JTAG配置和Flash启动IT信息时代1 天前
FPGA技术未来竞争发展出路昆山森启智能科技有限公司1 天前
FPGA控制器