SZ901最高支持JTAG 53MHz的时钟频率，下载bit文件和固化程序的速度提升非常明显。
首先设置参数
1，将JTAG0 分频系数修改为3
2，设置参数，更新参数。（完成）
打开VIVADO
VIVADO 正常识别FPGA，速度高达52.6M。
下载bit文件
fpga 正常工作
注意哦，JTAG速度很快，ila的时钟不要太慢哦。
SZ901 已上架淘宝，搜素"SZ901"哦
相关推荐
御风@户外4 小时前
学习笔记：Verilog连续赋值及在线仿真超能力MAX9 小时前
时钟分频模块fei_sun11 小时前
【计组】实验三 ORI指令设计实验Anin蓝天（北京太速科技-陈）1 天前
211-基于FMC的1路1.5G ADC 1路 2.5G DAC子卡LabVIEW开发1 天前
基于X410的LabVIEW FPGA跳频通信系统开发北京太速科技股份有限公司1 天前
太速科技-365-基于XC7Z045+AD9361的双收双发无线电射频板卡北京太速科技股份有限公司1 天前
太速科技-428-基于XC7Z100+ADRV9009的双收双发无线电射频板卡luoganttcc2 天前
优秀的 Verilog/FPGA开源项目介绍（二）-RISC-Vluoganttcc2 天前
FPGA有哪些优质的带源码的IP开源网站