消除抖动模块code

消抖部分code

复制代码
`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2025/01/19 20:58:44
// Design Name: 
// Module Name: key_filter
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module key_filter
    #(
        parameter   CNT_MAX =   20'd999_999
    )
    
    (

    input   wire    sys_clk         ,
    input   wire    sys_rst_n       ,
    input   wire    key_in          ,
    
    output  reg     key_flag

    );
    
    reg [19:0]  cnt_20ms    ;
    
    always@( posedge sys_clk or negedge sys_rst_n )
    begin
        if( sys_rst_n == 1'b0 )
        begin
            cnt_20ms    <=  20'd0   ;
        end
        else    if( key_in == 1'b1 )
        begin
            cnt_20ms    <=  20'd0   ;
        end
        else   if( cnt_20ms == CNT_MAX && key_in == 1'b0 )
        begin
            cnt_20ms    <=  cnt_20ms    ;
        end
        else
        begin
            cnt_20ms    <=  cnt_20ms    +   1'b1    ;
        end
    end
    
    always@( posedge sys_clk or negedge sys_rst_n )
    begin
        if( sys_rst_n == 1'b0 )
        begin
            key_flag    <=  1'b0    ;
        end
        else    if( cnt_20ms == CNT_MAX - 1'b1 )
        begin
            key_flag    <=  1'b1    ;
        end
        else
        begin
            key_flag    <=  1'b0    ;
        end
    end
    
endmodule

tb

复制代码
`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2025/01/19 21:28:47
// Design Name: 
// Module Name: tb_key_filter
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module tb_key_filter();

    parameter   CNT_1MS        =       20'd19          ,
                 CNT_11MS       =       20'd69          ,
                 CNT_41MS       =       20'd149         ,
                 CNT_51MS       =       20'd199         ,
                 CNT_60MS       =       20'd249         ;
                                                                                                             
    wire        key_flag        ;
    reg         sys_clk         ;
    reg         sys_rst_n       ;
    reg         key_in          ;
    
    reg [21:0]  tb_cnt          ;
    
    initial
    begin
        sys_clk     =       1'b1        ;
        sys_rst_n   <=      1'b0        ;
        #20     ;
        sys_rst_n   <=      1'b1        ;
    end  
    always #10 sys_clk  =   ~sys_clk    ;
    
    //tb_cnt模拟抖动
    always@(posedge sys_clk or negedge sys_rst_n )
    begin
        if( sys_rst_n == 1'b0 )
        begin
            tb_cnt  <=  22'd0   ;
        end
        else if( tb_cnt == CNT_60MS )
        begin
            tb_cnt  <=  22'd0   ;
        end
        else 
        begin
            tb_cnt  <=  tb_cnt  + 1'b1  ;
        end       
    end 
    
    // key_in   模拟案件输入
    always@( posedge sys_clk or negedge sys_rst_n )
    begin
        if( sys_rst_n == 1'b0 )
        begin
            key_in  <=      1'b1        ;    
        end
        else if( (tb_cnt >= CNT_1MS && tb_cnt <= CNT_11MS)
                    ||
                 (tb_cnt >= CNT_41MS && tb_cnt <= CNT_41MS) 
               )
        begin
            key_in  <=      {$random}%2 ;
        end
        else if( tb_cnt >= CNT_11MS && tb_cnt <= CNT_41MS )
        begin
            key_in  <=      1'b0        ;
        end
        else
        begin
            key_in  <=      1'b1        ;
        end
        
    end                                                                                                                                          

    key_filter
    #(
        .CNT_MAX    (20'd24)
    )
    
    key_filter_inst
    (
        .sys_clk        (sys_clk)       ,
        .sys_rst_n      (sys_rst_n)     ,
        .key_in         (key_in)        ,
        
        .key_flag       (key_flag)
    );

endmodule

结果

相关推荐
星夜离尘563 天前
FPGA 32 位字拆成 8 位字节:keep、last 与 ready/valid 背压下的多拍序列化
fpga开发·verilog
花月mmc4 天前
【FPGA】神经网络内容简介预告
嵌入式硬件·深度学习·神经网络·fpga开发
LabVIEW开发6 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10286 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发6 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟7 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩7 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安8 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI9 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安10 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818