FPGA|例化生成的PLL功能IP核

1、例化上一篇文章中调用的IP核,新建文件PLL_test.v

2、代码如图

复制代码
`timescale 1ns / 1ps
module PLL_test(
						input clk,
						input rst_n,
						output clkout0,
						output clkout1,
						output clkout2,
						output clkout3,
						output clkout4
					);

wire locked;

PLL pll_inst(
					.inclk0(clk),
					
					.c0(clkout0),
					.c1(clkout1),
					.c2(clkout2),
					.c3(clkout3),
					.c4(clkout4),

					.areset(~rst_n),
					.locked(locked),
				);
endmodule

3、编译

4、设置引脚,选择assignments-》pin planner

5、引脚根据自己的板子原理图设置下,我的设置如下图

6、重新编译下,下载程序 tools-》programmer

7、选择pof文件,单击start等下进度条100%,下载完成。

相关推荐
xduryan2 小时前
1 - 视频处理IP核之Video In to AXI4-Stream
fpga开发·音视频
cjie2213 小时前
Tang Prime 20K板OV5640例程
fpga开发
嵌入式-老费4 小时前
再谈fpga开发(不能转成verilog的c语言特性)
fpga开发
Alaso_shuang19 小时前
verilog的学习
学习·fpga开发·数字逻辑·数字电路
文火冰糖的硅基工坊21 小时前
[硬件电路-124]:模拟电路 - 信号处理电路 - 测量系统的前端电路详解
前端·嵌入式硬件·fpga开发·架构·信号处理·电路
文火冰糖的硅基工坊21 小时前
[硬件电路-112]:模拟电路 - 信号处理电路 - 二极管的应用 - 峰值检测电路与波形展示
嵌入式硬件·fpga开发·信号处理·电路
XMAIPC_Robot1 天前
基于STM32+FPGA工业打印机运动控制卡的核心解决方案
stm32·嵌入式硬件·fpga开发
ChipCamp2 天前
Chisel芯片开发入门系列 -- 14. CPU芯片开发和解释4(Load/Store指令再探)
arm开发·青少年编程·fpga开发·scala·dsp开发·risc-v·chisel
霖002 天前
深入讲讲异步FIFO
笔记·vscode·单片机·嵌入式硬件·学习·fpga开发
水果里面有苹果2 天前
3-verilog的使用-1
fpga开发