verilog练习:8bit移位寄存器

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

文章目录


前言

​ 这个练习是module_shift的扩展。模块端口不再是单一的引脚,我们现在有了以矢量为端口的模块,你可以将连线矢量连接到模块上,而不是普通的导线。


1. 概述

​ 这个练习是module_shift的扩展。模块端口不再是单一的引脚,我们现在有了以矢量为端口的模块,你可以将连线矢量连接到模块上,而不是普通的导线。

与Verilog中的其他地方一样,端口的向量长度不必与连接到它的连线匹配,但是这会导致向量的填充或重构。

本练习不使用与不匹配的向量长度的连接。给定一个模块my_dff8,它有两个输入和一个输出(实现一组8d触发器)。实例化其中的三个,然后将它们链接在一起,形成一个长度为3的8位宽移位寄存器。

另外,创建一个4对1的多路复用器(没有提供),根据sel[1:0]选择输出什么:在输入d处的值,在第一个、第二个或第三个d触发器之后。

(本质上,sel选择多少周期来延迟输入,从0到3个时钟周期。)提供给您的模块为:模块my_dff8(输入clk,输入[7:0]d,输出[7:0]q);没有提供多路复用器。一种可能的写法是在一个总是块中加上一个case语句。

2.代码

c 复制代码
module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output reg [7:0] q  
);

    wire [7:0] w_1;
    wire [7:0] w_2;
    wire [7:0] w_3;

    my_dff8 my_dff81 (.clk(clk), .d(d), .q(w_1));
    my_dff8 my_dff82 (.clk(clk), .d(w_1), .q(w_2));
    my_dff8 my_dff83 (.clk(clk), .d(w_2), .q(w_3));
    
    always @ (*) begin
        case (sel)
            2'b00: q <= d;
            2'b01: q <= w_1;
            2'b10: q <= w_2;
            2'b11: q <= w_3;
            default: q <= 8'b0;  
        endcase
    end
    
endmodule

相关推荐
go546315846525 分钟前
基于分组规则的Excel数据分组优化系统设计与实现
人工智能·学习·生成对抗网络·数学建模·语音识别
●VON42 分钟前
重生之我在暑假学习微服务第二天《MybatisPlus-下篇》
java·学习·微服务·架构·mybatis-plus
枫叶丹444 分钟前
【Qt开发】信号与槽(二)-> 信号和槽的使用
开发语言·qt
Yu_Lijing1 小时前
MySQL进阶学习与初阶复习第四天
数据库·学习·mysql
Vertira1 小时前
python 阿里云 安装 dashscope的简介、安装
开发语言·python
Turing_kun2 小时前
基于FPGA的SPI控制FLASH读写
fpga开发
好学且牛逼的马2 小时前
学习随笔录
学习
我爱学嵌入式3 小时前
C语言第 9 天学习笔记:数组(二维数组与字符数组)
c语言·笔记·学习
hqxstudying3 小时前
Java异常处理
java·开发语言·安全·异常
wjs20246 小时前
状态模式(State Pattern)
开发语言