ram的使用——初始化很重要

背景

ram是非常常用的ip,前人的经验告诉我们,如果不对ram进行初始化直接读写,不定态在实际上板时会出现不可预知的问题。

我们需要对ram进行初始化写0操作,代码如下。需要注意,复位释放时立马写入可能存在复位抖动的造成ram写入失败的问题,因此可以选择复位后增加一定的延时。

当inital_done信号拉高以后才允许系统开始工作。

下面是复位初始化ram的代码:

复制代码
parameter C_ADDR = 10;//ram地址位宽 DEPTH = 1024
parameter C_WIDTH = 10;//ram数据位宽

reg                 s_initial_delay_flag    ;  //延迟标志
reg [6:0]           s_initial_delay_cnt     ;  //延迟计数器 128 clk

reg [C_ADDR-1:0]    s_init_ram_addr         ;  //初始化写地址
reg                 s_init_ram_wr           ;  //初始化写势能信号

reg                 s_ram_initial_done      ;  //初始化完成标志
always@(posedge i_clk)begin
    if(i_rst)begin
        s_initial_delay_cnt <= 7'd0;
        s_initial_delay_flag <= 1'b0;
    end
    else if(s_initial_delay_cnt == 7'b111_1111)begin//计数器结束条件
        s_initial_delay_cnt <= s_initial_delay_cnt;
        s_initial_delay_flag <= 1'b1;
    end
    else begin
        s_initial_delay_cnt <= s_initial_delay_cnt + 7'd1;
        s_initial_delay_flag <= s_initial_delay_flag;
    end
end

always@(posedge i_clk)begin
    if(i_rst)begin
        s_init_ram_addr <= 7'd0;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b0;
    end
    else if(s_init_ram_addr == {C_ADDR-1{1'b1}})begin//
        s_init_ram_addr <= s_init_ram_addr;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b1;
    end
    else if(s_initial_delay_flag) begin
        s_init_ram_addr <= s_init_ram_addr + 7'd1;
        s_init_ram_wr <= 1'b1;
        s_ram_initial_done <= 1'b0;
    end
end
//例化ram
//initial data = {C_WIDTH-1{1'b0}}
相关推荐
tju新生代魔迷2 小时前
Verilog HDL 学习笔记(十七)| 附录B:PLI子程序清单
fpga开发
tju新生代魔迷3 小时前
Verilog HDL 学习笔记(十五)| 第15章 高级验证技术
fpga开发
国产化嵌入式平台解决方案4 小时前
从通用计算到实时协同:基于飞腾D3000M+FPGA的国产VPX计算平台设计
fpga开发·硬件架构·vpx6u
tju新生代魔迷5 小时前
Verilog HDL 学习笔记(十六)| 附录A:强度建模与高级线网类型
fpga开发
minglie117 小时前
j2b描述smp协议
fpga开发
FPGA开源工坊1 天前
FPGA开发技巧–BRAM资源优化
fpga开发
泛联新安1 天前
InfinitPro多FPGA原型验证系统|提升芯片设计验证效率10-100倍
fpga开发
hahaha60162 天前
HLS高层次综合设计技巧--数组
开发语言·嵌入式硬件·算法·fpga开发
NamoAmitabha1282 天前
直接上手 UVM 例子
fpga开发
cmc10282 天前
301.modelsim自动仿真
fpga开发