ram的使用——初始化很重要

背景

ram是非常常用的ip,前人的经验告诉我们,如果不对ram进行初始化直接读写,不定态在实际上板时会出现不可预知的问题。

我们需要对ram进行初始化写0操作,代码如下。需要注意,复位释放时立马写入可能存在复位抖动的造成ram写入失败的问题,因此可以选择复位后增加一定的延时。

当inital_done信号拉高以后才允许系统开始工作。

下面是复位初始化ram的代码:

复制代码
parameter C_ADDR = 10;//ram地址位宽 DEPTH = 1024
parameter C_WIDTH = 10;//ram数据位宽

reg                 s_initial_delay_flag    ;  //延迟标志
reg [6:0]           s_initial_delay_cnt     ;  //延迟计数器 128 clk

reg [C_ADDR-1:0]    s_init_ram_addr         ;  //初始化写地址
reg                 s_init_ram_wr           ;  //初始化写势能信号

reg                 s_ram_initial_done      ;  //初始化完成标志
always@(posedge i_clk)begin
    if(i_rst)begin
        s_initial_delay_cnt <= 7'd0;
        s_initial_delay_flag <= 1'b0;
    end
    else if(s_initial_delay_cnt == 7'b111_1111)begin//计数器结束条件
        s_initial_delay_cnt <= s_initial_delay_cnt;
        s_initial_delay_flag <= 1'b1;
    end
    else begin
        s_initial_delay_cnt <= s_initial_delay_cnt + 7'd1;
        s_initial_delay_flag <= s_initial_delay_flag;
    end
end

always@(posedge i_clk)begin
    if(i_rst)begin
        s_init_ram_addr <= 7'd0;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b0;
    end
    else if(s_init_ram_addr == {C_ADDR-1{1'b1}})begin//
        s_init_ram_addr <= s_init_ram_addr;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b1;
    end
    else if(s_initial_delay_flag) begin
        s_init_ram_addr <= s_init_ram_addr + 7'd1;
        s_init_ram_wr <= 1'b1;
        s_ram_initial_done <= 1'b0;
    end
end
//例化ram
//initial data = {C_WIDTH-1{1'b0}}
相关推荐
黑不拉几的小白兔12 小时前
stm32:PWM原理 及 呼吸灯实现
stm32·嵌入式硬件·fpga开发
kanhao10017 小时前
【Vitis AIE】FPGA图像处理 11 双线性插值 Bilinear Interpolation
fpga开发·性能优化·边缘计算
我爱C编程20 小时前
基于FPGA的16QAM+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
fpga开发·verilog·16qam·帧同步·误码统计·高斯信道
早睡身体好~20 小时前
FPGA原型验证,从零开始直到入门全过程
fpga开发·verilog·soc
国科安芯2 天前
汽车芯片成本控制:挑战、策略与未来趋势
嵌入式硬件·fpga开发·汽车
kanhao1002 天前
Super Logic Region (SLR) 在Xilinx FPGA架构
fpga开发·架构
Water_Sounds2 天前
【FPGA开发】Cordic原理推导、Xilinx PG105手册解读
java·开发语言·fpga开发
国科安芯2 天前
从汽车 BCM 方案看国产 MCU 芯片的突围与挑战
嵌入式硬件·fpga开发·架构
kanhao1002 天前
MLIR:高层次综合(HLS)与设计自动化(EDA)的新范式
fpga开发·自动化·mlir
632972 天前
FPGA实现LED流水灯(开发板为DE2-115)
fpga开发