ram的使用——初始化很重要

背景

ram是非常常用的ip,前人的经验告诉我们,如果不对ram进行初始化直接读写,不定态在实际上板时会出现不可预知的问题。

我们需要对ram进行初始化写0操作,代码如下。需要注意,复位释放时立马写入可能存在复位抖动的造成ram写入失败的问题,因此可以选择复位后增加一定的延时。

当inital_done信号拉高以后才允许系统开始工作。

下面是复位初始化ram的代码:

复制代码
parameter C_ADDR = 10;//ram地址位宽 DEPTH = 1024
parameter C_WIDTH = 10;//ram数据位宽

reg                 s_initial_delay_flag    ;  //延迟标志
reg [6:0]           s_initial_delay_cnt     ;  //延迟计数器 128 clk

reg [C_ADDR-1:0]    s_init_ram_addr         ;  //初始化写地址
reg                 s_init_ram_wr           ;  //初始化写势能信号

reg                 s_ram_initial_done      ;  //初始化完成标志
always@(posedge i_clk)begin
    if(i_rst)begin
        s_initial_delay_cnt <= 7'd0;
        s_initial_delay_flag <= 1'b0;
    end
    else if(s_initial_delay_cnt == 7'b111_1111)begin//计数器结束条件
        s_initial_delay_cnt <= s_initial_delay_cnt;
        s_initial_delay_flag <= 1'b1;
    end
    else begin
        s_initial_delay_cnt <= s_initial_delay_cnt + 7'd1;
        s_initial_delay_flag <= s_initial_delay_flag;
    end
end

always@(posedge i_clk)begin
    if(i_rst)begin
        s_init_ram_addr <= 7'd0;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b0;
    end
    else if(s_init_ram_addr == {C_ADDR-1{1'b1}})begin//
        s_init_ram_addr <= s_init_ram_addr;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b1;
    end
    else if(s_initial_delay_flag) begin
        s_init_ram_addr <= s_init_ram_addr + 7'd1;
        s_init_ram_wr <= 1'b1;
        s_ram_initial_done <= 1'b0;
    end
end
//例化ram
//initial data = {C_WIDTH-1{1'b0}}
相关推荐
search71 小时前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA5 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者6 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky6 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星14 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星18 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4