ram的使用——初始化很重要

背景

ram是非常常用的ip,前人的经验告诉我们,如果不对ram进行初始化直接读写,不定态在实际上板时会出现不可预知的问题。

我们需要对ram进行初始化写0操作,代码如下。需要注意,复位释放时立马写入可能存在复位抖动的造成ram写入失败的问题,因此可以选择复位后增加一定的延时。

当inital_done信号拉高以后才允许系统开始工作。

下面是复位初始化ram的代码:

复制代码
parameter C_ADDR = 10;//ram地址位宽 DEPTH = 1024
parameter C_WIDTH = 10;//ram数据位宽

reg                 s_initial_delay_flag    ;  //延迟标志
reg [6:0]           s_initial_delay_cnt     ;  //延迟计数器 128 clk

reg [C_ADDR-1:0]    s_init_ram_addr         ;  //初始化写地址
reg                 s_init_ram_wr           ;  //初始化写势能信号

reg                 s_ram_initial_done      ;  //初始化完成标志
always@(posedge i_clk)begin
    if(i_rst)begin
        s_initial_delay_cnt <= 7'd0;
        s_initial_delay_flag <= 1'b0;
    end
    else if(s_initial_delay_cnt == 7'b111_1111)begin//计数器结束条件
        s_initial_delay_cnt <= s_initial_delay_cnt;
        s_initial_delay_flag <= 1'b1;
    end
    else begin
        s_initial_delay_cnt <= s_initial_delay_cnt + 7'd1;
        s_initial_delay_flag <= s_initial_delay_flag;
    end
end

always@(posedge i_clk)begin
    if(i_rst)begin
        s_init_ram_addr <= 7'd0;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b0;
    end
    else if(s_init_ram_addr == {C_ADDR-1{1'b1}})begin//
        s_init_ram_addr <= s_init_ram_addr;
        s_init_ram_wr <= 1'b0;
        s_ram_initial_done <= 1'b1;
    end
    else if(s_initial_delay_flag) begin
        s_init_ram_addr <= s_init_ram_addr + 7'd1;
        s_init_ram_wr <= 1'b1;
        s_ram_initial_done <= 1'b0;
    end
end
//例化ram
//initial data = {C_WIDTH-1{1'b0}}
相关推荐
我送炭你添花3 小时前
电子世界的奇妙冒险:从一个电阻开始(系列目录)
人工智能·单片机·嵌入式硬件·fpga开发
知识充实人生5 小时前
FPGA设计杂谈之九:HRIO/HPIO/HDIO
fpga开发·xilinx·hr i/o·hp i/o·hd i/o·io类型
maverick_11114 小时前
【FPGA】 在Verilog中,! 和 ~ 的区别
fpga开发
黄埔数据分析2 天前
QDMA把描述符当数据搬移, 不用desc engine
fpga开发
南檐巷上学2 天前
基于FPGA的正弦信号发生器、滤波器的设计(DAC输出点数受限条件下的完整正弦波产生器)
fpga开发·数字信号处理·dsp·dds
嵌入式-老费2 天前
Linux Camera驱动开发(fpga + csi rx/csi tx)
fpga开发
ALINX技术博客3 天前
【202601芯动态】全球 FPGA 异构热潮,ALINX 高性能异构新品预告
人工智能·fpga开发·gpu算力·fpga
JJRainbow3 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
s9123601013 天前
FPGA眼图
fpga开发
北京青翼科技3 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡
图像处理·人工智能·fpga开发·智能硬件·嵌入式实时数据库