ZCC3808 低静态电流、可编程延迟监控电路 替代TPS3808

说明

ZCC3808 系列微处理器监控电路可监控从 0.4V 至 5V的系统电压,并在 SENSE 电压 降至预设阈值以下或手动复位 (MR) 引脚降至逻辑低电平时,将开漏RESET 信号置为有效。在 SENSE 电压 和手动复位(MR) 返回值超出相应阈值时,RESET 输出将在用户可调延迟时间内保持低电平。ZCC3808 器件使用精密电压基准,可在 VIT ≤3.3V 时达到 0. 5% 的阈值精度。通过断开 CT 引脚,可将复位。延迟时间设置为 20ms;通过使用电阻将 CT 引脚连接至 VDD,可将复位延迟时间设置为 300ms,或通过将CT 引脚连接到外部电容器,用户可在 1.25ms 至 10s之间调整复位延迟时间。ZCC3808 器件具有超低的典型静态电流,为 2.4μA,因此非常适合电池供电类应用。它采用 SOT-23 和 2mm × 2mm WSON 封装,额定工作温度范围为 --40°C 至 125°C (TJ)。

特性

可调节延迟时间:1.25ms 至10s

• 超低静态电流:2.4μA(典型值)

• 高阈值精度:0.5% 典型值

• 提供适用于标准电压轨的 0.9V 至 5V 固定阈值电压且可调节电压低至 0.4V

• 手动复位 (MR) 输入

• 开漏复位 输出

• 温度范围:--40°C 至 125°C

• 小型 SOT-23 和 2mm × 2mm WSON 封装

应用

• DSP 或微控制器应用

• 笔记本电脑和台式机

• PDA 和手持式产品

• 便携式和电池供电类产品

• FPGA 和 ASIC 应用

相关推荐
仲南音2 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner3 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20203 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy3 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia3 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20203 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子4 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安4 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun5 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun5 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议