基于 FPGA的HLS技术与应用

1、hls简介

HLS ( high level synthesis )即高层次综合,主要是利用高级编程语言实现算法。

2、循环优化

绝大多数循环都以串行的方式执行,这种执行方式比较浪费时间。对于串行的循环有两种优化方式,转为 并行( Unroll ) 或者是 管道( Pipeline )。

并行分为以下几种:

数据并行:对不同的数据处理。

线程并行:多线程并发处理。

指令并行:同一时间执行多条指令。

管道并行:多条指令同时执行,但不同时间执行指令的不同部分。

其中,数据并行为最理想的循环执行方式;不过大多数时候数据存在复杂的依赖关系,常采用管道并行的循环执行方式。

3、性能度量

在软件开发领域,通过使用算法复杂度 O(n)进行度量;

在FPGA中,使用启动时间间隔( Initiation Interval ,II )进行度量;

1、II 表示每次迭代之间的时间间隔

2、理想情况下,II = 1

3、如果 II 非常大,说明 对应的代码不能在FPGA中被展开或者pipeline。

相关推荐
燎原星火*1 小时前
FMC接口定义
fpga开发
CHY_1281 小时前
JESD204B 协议解析(4)Subclass2 时序分析
嵌入式硬件·fpga开发·jesd204
FPGA_无线通信1 小时前
FPGA rgmii/gmii
fpga开发
FPGA_无线通信1 小时前
PCIe H2C DMA中Tag 乱序重排算法
fpga开发
156082072198 小时前
PCIE-403 Pro VU13P+47DR信号处理板
fpga开发·信号处理
156082072191 天前
基于7VX690T FPGA实现万兆TCP/IP资源和性能测试
网络协议·tcp/ip·fpga开发
nuoxin1141 天前
GSV1011-富利威-HDMI芯片选型
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
ChipCamp1 天前
FPGA开发入门----1. Mux的三种写法,RTL的认知大提升!
fpga开发·时序逻辑·组合逻辑
XINVRY-FPGA2 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安3 天前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga