基于 FPGA的HLS技术与应用

1、hls简介

HLS ( high level synthesis )即高层次综合,主要是利用高级编程语言实现算法。

2、循环优化

绝大多数循环都以串行的方式执行,这种执行方式比较浪费时间。对于串行的循环有两种优化方式,转为 并行( Unroll ) 或者是 管道( Pipeline )。

并行分为以下几种:

数据并行:对不同的数据处理。

线程并行:多线程并发处理。

指令并行:同一时间执行多条指令。

管道并行:多条指令同时执行,但不同时间执行指令的不同部分。

其中,数据并行为最理想的循环执行方式;不过大多数时候数据存在复杂的依赖关系,常采用管道并行的循环执行方式。

3、性能度量

在软件开发领域,通过使用算法复杂度 O(n)进行度量;

在FPGA中,使用启动时间间隔( Initiation Interval ,II )进行度量;

1、II 表示每次迭代之间的时间间隔

2、理想情况下,II = 1

3、如果 II 非常大,说明 对应的代码不能在FPGA中被展开或者pipeline。

相关推荐
qq_小单车7 小时前
xilinx-DNA
fpga开发·xilinx
Flamingˢ8 小时前
FPGA中的嵌入式块存储器RAM:从原理到实现的完整指南
fpga开发
Flamingˢ9 小时前
FPGA中的存储器模型:从IP核到ROM的深度解析与应用实例
网络协议·tcp/ip·fpga开发
FPGA小c鸡1 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南:从算法原理到硬件实现
rnn·深度学习·fpga开发
Aaron15881 天前
通信灵敏度计算与雷达灵敏度计算对比分析
网络·人工智能·深度学习·算法·fpga开发·信息与通信·信号处理
博览鸿蒙1 天前
IC 和 FPGA,到底区别在哪?
fpga开发
思尔芯S2C1 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
Flamingˢ1 天前
FPGA实战:VGA成像原理、时序详解与Verilog控制器设计与验证
fpga开发
FPGA_小田老师1 天前
xilinx原语:OSERDES2(并串转换器)原语详解
fpga开发·lvds·xilinx原语·oserdese·并串转换
Blossom.1181 天前
从数字大脑到物理实体:具身智能时代的大模型微调与部署实战
人工智能·python·深度学习·fpga开发·自然语言处理·矩阵·django