VScode 画时序图(FPGA)

1、先安装插件:

2、然后就可以编写一个.js文件,如下:

复制代码
{signal: [
  {name: 'clk', wave: 'p.......|..'},
  {name: 'rstn', wave: '01......|..'},
  {name: 'din_vld', wave: '0.1.0...|..'},
  {name: 'din', wave: "x.==x...|..", data: ["D0", "D1"] },
  {name: 'dout_vld', wave: '0.1.0...|..'},
  {name: 'dout', wave: "x.==x...|..", data: ["R0", "R1"]},
  {},
  {},

  {name: 'clk', wave: 'p.......|..'},
  {name: 'rstn', wave: '01......|..'},
  {name: 'din_vld', wave: '0.1.0...|..'},
  {name: 'din', wave: "x.==x...|..", data: ["D0", "D1"] },
  {name: 'dout_vld', wave: '0..1.0..|.'},
  {name: 'Result', wave: "x..==x..|..", data: ["R0", "R1"]},
  {},
  {},

  {name: 'clk', wave: 'p.......|..'},
  {name: 'rstn', wave: '01......|..'},
  {name: 'din_vld', wave: '0.1.0...|..'},
  {name: 'din', wave: "x.==x...|..", data: ["D0", "D1"] },
  {name: 'dout_vld', wave: '0...1.0.|..'},
  {name: 'Result', wave: "x...==x.|..", data: ["R0", "R1"]},
  {},
  {},


  {name: 'clk', wave: 'p.......|..'},
  {name: 'rstn', wave: '01......|..'},
  {name: 'din_vld', wave: '0.1.0...|..'},
  {name: 'din', wave: "x.==x...|..", data: ["D0", "D1"] },
  {name: 'dout_vld', wave: '0....1.0|..'},
  {name: 'Result', wave: "x....==x|..", data: ["R0", "R1"]},
  {},
  {},




]}

很容易看懂格式,或者可以看这篇博客,里面对这个语法讲的更透彻:VScode中使用WaveDrom插件画时序图(波形图)-CSDN博客。(但我用的很简单,只是简单的时序,可以对照这段代码,然后自己试一下,生成下面的图,就知道每段话是什么意思了)

3、写好js文件之后,保存之后,按快捷键ctrl+K,再按ctrl+D,就会得到输出的图片,

4、可以按鼠标右键,输出图片。

相关推荐
2501_9418230616 分钟前
强化学习在边缘AI智能控制中的应用与多语言实现实践指南
ide
9527华安3 小时前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
a***13147 小时前
vscode配置django环境并创建django项目(全图文操作)
vscode·django·sqlite
YY&DS9 小时前
VSCode Remote SSH 远程 Linux 无法连接
vscode
UVM_ERROR9 小时前
硬件设计实战:解决Valid单拍采样失效问题(附非阻塞赋值与时序对齐核心要点)
驱动开发·fpga开发·github·芯片
brave and determined10 小时前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
Pocker_Spades_A12 小时前
在家写的代码,办公室接着改?Jupyter通过cpolar实现远程访问这么玩
ide·python·jupyter
liwulin050613 小时前
【ESP32-S3-CAM】如何在Arduino IDE中关闭调试
ide
三更两点14 小时前
第196期 TRAE 与 Amazon Kiro 智能体驱动集成开发环境(Agentic IDE)对比
ide
步达硬件1 天前
【FPGA】FPGA开发流程
fpga开发