设计一个UART接口的AXI_LITE_MASTER之一 总体介绍

我们知道PS通过内存映射方式方式用户的IP,具体是将用户的逻辑做成AXI_LITE_SALVE外设,PS做为AXI_LITE_MASTER去控制。

在ZYNQ系统中存在PS所以这个架构和思路很流行,ADI出的配置软件无线电子板的DEMO基本都是基于这样的架构。比如下图【上截图】。

但是在纯FPGA里面没有PS我们要实现这些软件有C语言代码,硬件有AXI_LITE_MASTER功能的就显得更加实用了。我们分别考虑这两个方面:

1,c语言的实现可以使用PC机或者单片机(STM32这样C编译器比较好的单片机)。

2,AXI_LITE_MASTER我们可以自己写一个,跟单片机或者上位机通过串口进行通讯。

这样实际操作的时候我们可以在PC电脑上运行ADI官方提供的DEMO程序,当需要通过AXI_LITE总线控制时候,就调用串口发送规定好的数据包实现对IP内部寄存器的读写。受限于串口速率,这里进行配置控制的速度确实慢了好多,但是好在配置不要求实时,并且数据流都在FPGA内部产生并消化,所以可以符合带宽和灵活性的要求。

相关推荐
续写烂尾15 小时前
SD NAND vs SPI NAND:接口协议、坏块管理与开发成本全面对比
fpga开发
叶子野格16 小时前
《Verilog学习:数字系统设计基础》
学习·fpga开发
花 满 楼18 小时前
TPWM — PWM 测量模式(TIM PWM Measurement Mode)
单片机·嵌入式硬件·fpga开发
叶子野格18 小时前
《Verilog学习:前置知识》
学习·fpga开发
科恒盛远1 天前
RFSoC XCZU47DR 100G UDP高速数据传输的实现与调试(PCIE908 板卡技术系列三)
fpga开发
小麦嵌入式2 天前
FPGA入门(十一):受控线性序列机 UART 发送升级
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件工程
X_xcccc2 天前
2026硬核拆解:高性能异构计算板卡选型指南
fpga开发
tju新生代魔迷3 天前
Verilog HDL 学习笔记(十)| 第10章 时序和延迟
笔记·学习·fpga开发
aprilaaaaa4 天前
(TC397 学习笔记)二、ICU和TIM的时钟计算
笔记·学习·fpga开发
X_xcccc4 天前
2026高端FPGA开发平台权威评测与选型指南
fpga开发