设计一个UART接口的AXI_LITE_MASTER之一 总体介绍

我们知道PS通过内存映射方式方式用户的IP,具体是将用户的逻辑做成AXI_LITE_SALVE外设,PS做为AXI_LITE_MASTER去控制。

在ZYNQ系统中存在PS所以这个架构和思路很流行,ADI出的配置软件无线电子板的DEMO基本都是基于这样的架构。比如下图【上截图】。

但是在纯FPGA里面没有PS我们要实现这些软件有C语言代码,硬件有AXI_LITE_MASTER功能的就显得更加实用了。我们分别考虑这两个方面:

1,c语言的实现可以使用PC机或者单片机(STM32这样C编译器比较好的单片机)。

2,AXI_LITE_MASTER我们可以自己写一个,跟单片机或者上位机通过串口进行通讯。

这样实际操作的时候我们可以在PC电脑上运行ADI官方提供的DEMO程序,当需要通过AXI_LITE总线控制时候,就调用串口发送规定好的数据包实现对IP内部寄存器的读写。受限于串口速率,这里进行配置控制的速度确实慢了好多,但是好在配置不要求实时,并且数据流都在FPGA内部产生并消化,所以可以符合带宽和灵活性的要求。

相关推荐
霖001 天前
FPGA中级项目7———TFT显示与驱动
经验分享·fpga开发·学习方法·显示器·ip·集成学习
雪天鱼1 天前
DSP48E2 的 MAC模式功能仿真
fpga开发·fpga·dsp48e2
FPGA_Linuxer1 天前
FPGA DDR4多通道管理控制器设计
fpga开发
hahaha60164 天前
zynq7035的arm一秒钟最多可以支持触发多少次中断
fpga开发
做一个优雅的美男子4 天前
如何写好Verilog状态机
fpga开发
霖004 天前
FPGA中级项目8———UART-RAM-TFT
网络·经验分享·嵌入式硬件·fpga开发·显示器·fpga
弄曲幽篁4 天前
ZYNQ 纯PL端逻辑资源程序固化流程
经验分享·笔记·fpga开发
&Cheems5 天前
ZYNQ笔记(十四):基于 BRAM 的 PS、PL 数据交互
笔记·嵌入式硬件·fpga开发
S&Z34635 天前
[FPGA VIDEO IP] VCU
fpga开发·vcu
一条九漏鱼5 天前
提高设计的综合性能
fpga开发