FPGA DDR4多通道管理控制器设计

DDR4控制器一般采用自带的MIG控制器,用户控制主要是基于MIG IP核进行设计

实际工程项目中可能只挂载了一组DDR,但是用户数据可能有很多种,用户通过给每种数据划分特定地址进行存储,如何实现灵活管理成为设计的关键

为了方便后端数据分流,可以通过缓存FIFO进行数据分流处理,示意图如下图所示,从FIFO_in0进入的数据最终输出到FIFO_out0通道,这样前端数据可以同时到达,只要数据的总带宽不大于DDR4的理论带宽,就不会发生数据丢失,从宏观上看,DDR4是可以完成读写同时的,只要用户数据不够突发长度,即可发起DDR4的读操作

程序设计过程中,为了随意裁剪通道数,尽量采用generate例化方式

通过parameter决定实际使用的通道数

上图为8通道例化

4通道例化

上图为2通道例化模式

测试过程通过产生一个递增数,然后输出添加对应的校验模块

实际测试

通过统计错误数据个数,监测内部数据有无读写错误

测试下来DDR4的读写同时效率基本可以保证在75%左右

相关推荐
LabVIEW开发20 小时前
LabVIEW与FPGA超声探伤
fpga开发·labview·labview功能
cycf21 小时前
FPGA设计中的数据存储
fpga开发
FPGA之旅2 天前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot2 天前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf2 天前
状态机的设计
fpga开发
szxinmai主板定制专家2 天前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航2 天前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航3 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA3 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda3 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点