参考视频：
数字IC，FPGA秋招【单bit信号的CDC跨时钟域处理手撕代码合集】_哔哩哔哩_bilibili
一、亚稳态
原因是：建立时间和保持时间没有保持住。然后在下图的红框里面，产生亚稳态。因为电路反馈机制，最后大概率会恢复到一个正确的值（低电平0或者高电平1）。
注意
亚稳态无法消除，只能被减弱。
相关推荐
安徽必海微马春梅_6688A14 小时前
A实验：生物 脑损伤打击器 自由落体打击器 大小鼠脑损伤打击器 资料说明。小李独爱秋2 天前
计算机网络经典问题透视：RTS/CTS是强制使用还是选择使用？小李独爱秋2 天前
计算机网络经典问题透视：无线局域网MAC协议中的SIFS和DIFS究竟是什么？fanged3 天前
信号处理入门3（频域分析）枷锁—sha3 天前
【CTFshow-pwn系列】06_前置基础【pwn 035】详解：利用 SIGSEGV 信号处理机制ghie90903 天前
使用经验模态分解（EMD）处理振动信号，并结合样本熵进行特征提取Aaron15884 天前
通信灵敏度计算与雷达灵敏度计算对比分析安徽必海微马春梅_6688A4 天前
A实验：小动物无创血压系统 小动物无创血压分析系统 资料。地球资源数据云4 天前
SCI制图——Origin信号处理：FFT变换与滤波降噪s09071364 天前
【SAS信号处理】SAS信号处理中的“停-走-停”假设失效：原理、误差分析与三种修正算法