图-1 测试框架图
一、上图中，主要用于测试XDMA的axilite寄存器访问和axi-memory大数据访问，图1完成了逻辑设计。
二、如果是windows环境，进行相关驱动开发，打驱动，然后进行应用层数据读写操作
参考：（WIN）S04-CH01 PCIE XDMA开发环境搭建以及环路测试 - 4-PCIE UISRC工程师开源站 -
三、如果是和ARM交互，那就是使用linux驱动，然后应用层进行数据读写操作
相关推荐
坏孩子的诺亚方舟20 小时前
FPGA系统架构设计实践15_高云Arora V系列时钟体系FPGA小徐1 天前
入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）FPGA小徐1 天前
FPGA 数字信号处理：并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现Saniffer_SH2 天前
【高清视频】Gen6 服务器还没到，Gen6 SSD 怎么测？Emily 现场演示三种测试环境zlinear数据采集卡2 天前
双核架构深度解析：ARM+FPGA如何让数据采集卡实现500Ksps高性能？9527华安2 天前
FPGA实现GTH Transceivers Wizard传输2路视频，基于aurora 8b10b编解码架构，提供4套工程源码和技术支持FPGA小徐3 天前
FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现国科安芯3 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究ALINX技术博客3 天前
【黑金云课堂】FPGA技术教程FPGA基础：I2C 总线通信技术Hello-FPGA3 天前
Xilinx KU040 FPGA Camera Link 图像采集