XDMA pcie环路测试

图-1 测试框架图

一、上图中,主要用于测试XDMA的axilite寄存器访问和axi-memory大数据访问,图1完成了逻辑设计。

二、如果是windows环境,进行相关驱动开发,打驱动,然后进行应用层数据读写操作

参考:(WIN)S04-CH01 PCIE XDMA开发环境搭建以及环路测试 - 4-PCIE UISRC工程师开源站 -

三、如果是和ARM交互,那就是使用linux驱动,然后应用层进行数据读写操作

参考:https://www.scribd.com/document/812197356/04-Kintex-FPGA-%E4%BF%AE%E7%82%BC%E7%A7%98%E7%B1%8DPCIE%E9%AB%98%E7%BA%A7%E7%AF%87XDMA-LINUX-%E7%89%88%E6%9C%AC-B-Mk7325FA

相关推荐
ZPC82106 天前
docker 镜像备份
人工智能·算法·fpga开发·机器人
ZPC82106 天前
docker 使用GUI ROS2
人工智能·算法·fpga开发·机器人
tiantianuser6 天前
RDMA设计53:构建RoCE v2 高速数据传输系统板级测试平台2
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙6 天前
FPGA 和 IC,哪个前景更好?怎么选?
fpga开发
FPGA_小田老师6 天前
xilinx原语:ISERDESE2原语详解(串并转换器)
fpga开发·iserdese2·原语·串并转换
tiantianuser7 天前
RDMA设计50: 如何验证网络嗅探功能?
网络·fpga开发·rdma·高速传输·cmac·roce v2
Lzy金壳bing7 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级
fpga开发·vivado·xilinx
unicrom_深圳市由你创科技7 天前
医疗设备专用图像处理板卡定制
图像处理·人工智能·fpga开发
tiantianuser7 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台
fpga开发·rdma·高速传输·cmac·roce v2
luoganttcc7 天前
Taalas 将人工智能模型蚀刻到晶体管上,以提升推理能力
人工智能·fpga开发