XDMA pcie环路测试

图-1 测试框架图

一、上图中,主要用于测试XDMA的axilite寄存器访问和axi-memory大数据访问,图1完成了逻辑设计。

二、如果是windows环境,进行相关驱动开发,打驱动,然后进行应用层数据读写操作

参考:(WIN)S04-CH01 PCIE XDMA开发环境搭建以及环路测试 - 4-PCIE UISRC工程师开源站 -

三、如果是和ARM交互,那就是使用linux驱动,然后应用层进行数据读写操作

参考:https://www.scribd.com/document/812197356/04-Kintex-FPGA-%E4%BF%AE%E7%82%BC%E7%A7%98%E7%B1%8DPCIE%E9%AB%98%E7%BA%A7%E7%AF%87XDMA-LINUX-%E7%89%88%E6%9C%AC-B-Mk7325FA

相关推荐
Aaron158821 分钟前
8通道测向系统演示科研套件
人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理·基带工程
数字芯片实验室4 小时前
当FPGA开始支持“自然语言编程“,芯片定制的门槛要变了
fpga开发
Kong_19946 小时前
芯片开发学习笔记·二十四——PCIe(PCI Express)
fpga开发·芯片开发
化屾为海7 小时前
FPGA CP测试
fpga开发
何如呢7 小时前
ROM查表法实现UW
fpga开发
碎碎思8 小时前
FPGA图像处理平台搭建:MIPI + VDMA + Ethernet全流程
图像处理·人工智能·fpga开发
希言自然也1 天前
赛灵思KU系列FPGA的EFUSE/BBRAM加密操作
fpga开发
Terasic友晶科技1 天前
答疑解惑 | DE25-Nano开发板Uboot阶段与FPGA外设交互失败
fpga开发·led·uboot·de25-nano·terasic
雨霁初曦1 天前
VHDL设计-基于四状态Moore型状态机
fpga开发
liuluyang5301 天前
clk_mux_seq sv改进
fpga开发·uvm