基于LZO的无损数据压缩IP,高性能压缩速率32Gbps,压缩率50%,适用FPGA&ASIC

LZOAccel-C

LZO Data Compression Core/无损数据压缩IP Core

LZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现,兼容LZO 2.10标准。

Core接收未压缩的输入数据块,产生压缩后的数据块。Core使用合适的头和尾封装了压缩后的数据载荷,所以用户不需要处理压缩后的数据块。输入的数据块可以被分段,并且不同数据块的分段可以交织输入Core。

Core的架构比较灵活,可以根据终端用户的需求很好地调整压缩率和吞吐率,可以在低成本的FPGA上实现超过16Gbps的吞吐率。

LZOAccel-C可以提供与当前流行的基于LZO 2.10软件应用相当的压缩率,并且可以通过软件模型分析处理速度和压缩率,方便地为特定的系统取得最好的速率和效率之间的权衡。

LZOAccel-C采用AMBA AXI4-Stream数据接口,非常易于被使用和集成。LZOAccel-C可以脱机、独立运行,释放CPU的数据压缩密集任务量。

内核特性:

  1. 使用LZO 2.10标准(oberhumer.com: LZO real-time data compression library)进行无损数据压缩
  2. 可配置的数据块分段和搜索窗口大小[8KB,16KB,32KB]
  3. 可配置的并行处理等级[搜索引擎的数量,1~32]
  4. 可配置的字典深度[8K,16KB],字典RAM类型[BRAM,URAM]
  5. LZO编码格式,压缩率和吞吐率可调整
  6. 压缩率和软件应用相当
  7. 无需处理器,脱机、独立运行
  8. 通过完全验证(Canterbury Corpus)的LZO IP

对外接口:

  1. 标准的AXI-Stream数据总线(128-bit数据宽度)

经典性能指标:

  1. 1Gbps压缩速率@1个搜索引擎@200MHz内核时钟
  2. 16Gbps压缩速率@16个搜索引擎@200MHz内核时钟
  3. 32Gbps压缩速率@32个搜索引擎@200MHz内核时钟
  4. 50%压缩率@ Canterbury Corpus

1个搜索引擎,16KB搜索窗口大小和字典深度配置的资源使用:

  1. XCKU060->LUTs:6877,FFs:2221,BRAM:26
  2. XCKU5P->LUTs:6877,FFs:2221,BRAM:10,URAM:2

16个搜索引擎,16KB搜索窗口大小和字典深度配置的资源使用:

  1. XCKU060->LUTs:110039,FFs:37790,BRAM:410
  2. XCKU5P->LUTs:110039,FFs:37790,BRAM:160,URAM:32

32个搜索引擎,16KB搜索窗口大小和字典深度配置的资源使用:

  1. XCKU060->LUTs:220028,FFs:73367,BRAM:820
  2. XCKU5P-> LUTs:220028,FFs:73367,BRAM:320,URAM:64

可交付资料:

  1. 详细的用户手册
  2. Design File:Post-synthesis EDIF netlist or RTL Source
  3. Testbench:Modelsim Testbench Source
  4. Timing and layout constraints,Test or Design Example Project
  5. 技术支持:邮件,电话,现场,培训服务
  6. Email:neteasy163z@163.com

LZO Compression IP Block Diagram

相关推荐
brave and determined4 小时前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
XINVRY-FPGA2 天前
XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGA
嵌入式硬件·机器学习·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
brave and determined2 天前
可编程逻辑器件学习(day34):半导体编年史:从法拉第的意外发现到塑造现代文明的硅基浪潮
人工智能·深度学习·fpga开发·verilog·fpga·设计规范·嵌入式设计
stay_cloud3 天前
《Verilog语言与FPGA实现》课程实验
verilog·fpga·数码管
brave and determined4 天前
可编程逻辑器件学习(day30):数字电路设计中的流水线技术:原理、实现与优化
学习·fpga开发·verilog·fpga·数字电路·硬件设计·嵌入式设计
brave and determined4 天前
可编程逻辑器件学习(day29):Verilog HDL可综合代码设计规范与实践指南
深度学习·fpga开发·verilog·fpga·设计规范·硬件编程·嵌入式设计
brave and determined7 天前
可编程逻辑器件学习(day26):低主频FPGA为何能碾压高主频CPU?
人工智能·嵌入式硬件·深度学习·学习·fpga开发·云计算·fpga
brave and determined8 天前
可编程逻辑器件学习(day24):异构计算:突破算力瓶颈的未来之路
人工智能·嵌入式硬件·深度学习·学习·算法·fpga·asic
坏孩子的诺亚方舟9 天前
FPGA系统架构设计实践7_时序收敛作业概述
fpga·xilinx·时序收敛·作业流程
老蒋新思维10 天前
借陈修超之智,搭建 AI 与 IP 的创新增长桥梁|创客匠人
网络·人工智能·网络协议·tcp/ip·ip·知识付费·创客匠人